

特性

- 输入电压范围：2.75 V至20 V
- 输出电压范围：0.6 V至90% V_{IN}
- 最大输出电流25 A以上
- 电流模式结构
- 可配置为电压模式
- 整个温度范围内 $\pm 1\%$ 的输出电压精度
- 电压跟踪
- 可编程频率：200 kHz至1.5 MHz
- 同步输入
- 轻载时的省电模式
- 精密使能输入
- 电源良好引脚内置上拉电阻
- 可调软启动
- 可编程电流检测增益
- 集成自举二极管
- 启动进入预充电负载
- 外部可调的斜率补偿
- 适合任意输出电容
- 过压和过流保护
- 热过载保护
- 输入欠压闭锁(UVLO)
- 采用16引脚、4 mm × 4 mm LFCSP封装
- ADIsimPower设计工具支持

应用

中间总线及需要电源时序和跟踪能力的POL系统，包括

- 电信基站和网络
- 工业和仪器仪表
- 医疗和保健

概述

ADP1851是一款宽输入范围的DC/DC同步降压控制器，能够采用常用的3.3 V至12 V(最高可达20 V)电压输入工作。该器件通常在电流模式下工作，采用谷值电流检测为数字负载提供最快的阶跃响应。该器件还可配置为电压模式控制器，为敏感负载提供低噪声和低串扰。

ADP1851非常适合需要多个输出电压的系统应用。该器件具有同步特性，可消除开关器件之间的拍频。它还提供精确的电源间跟踪能力，并且具有精密使能特性和电源良好指示功能，可实现简单而稳定的电源时序控制。

典型工作电路




图1.

ADP1851提供高速高峰值电流栅极驱动能力，可实现高能效功率转换。该器件可配置为节电工作模式，以便跳过脉冲并降低开关损耗，提高轻负载和待机条件下的电源效率。

借助精确限流可在更严密的容差范围内进行设计并可降低整体转换器尺寸和成本。ADP1851能使用高精度基准电压源将输出下调至0.6 V，基准电压源的容差为 $\pm 1\%$ ，工作温度范围为 -40°C 至 $+125^{\circ}\text{C}$ 。

ADP1851的宽输入电压范围为设计师提供了极大的灵活性，使其适用于各种系统配置；环路补偿、软启动、频率设置、节能模式、限流、电流感应增益等均可通过外部元件进行编程设置。此外，外部RAMP电阻允许在电流和电压模式下选择最佳斜率和前馈电压 V_{IN} ，以获得极佳的线路抑制性能。用于高端驱动器的线性稳压器和自举二极管均为内部元件。

保护特性包括：欠压闭锁、过压、过流/短路保护及过温保护。

Rev. 0

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供的最新英文版数据手册。

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 www.analog.com
Fax: 781.461.3113 ©2012 Analog Devices, Inc. All rights reserved.


目录

特性.....	1	使能/禁用控制	14
应用.....	1	热过载保护	14
概述.....	1	应用信息	15
典型工作电路	1	ADIsimPower设计工具	15
修订历史	2	设置输出电压	15
简化功能框图	3	软启动	15
技术规格	4	设置电流限值	15
绝对最大额定值	6	精确限流检测	15
ESD警告	6	输入电容选择	15
引脚配置和功能描述	7	VIN引脚滤波器	16
典型性能参数	9	升压电容选择	16
工作原理	11	电感选择	16
控制架构	11	输出电容选择	16
振荡器频率	11	MOSFET选择	17
同步	12	环路补偿—电压模式	18
PWM和跳脉冲工作模式	12	环路补偿—电流模式	19
同步整流器和死区时间	13	降低开关噪声和过冲	20
输入欠压闭锁	13	电压跟踪	21
内部线性稳压器	13	PCB布局指南	21
过压保护	13	典型工作电路	22
电源良好	13	外形尺寸	23
短路和限流保护	14	订购指南	23

修订历史

2012年8月—修订版0：初始版

简化功能框图



*0 (ZERO) GAIN IS FOR VOLTAGE MODE WITH RAMP FROM 0.7V TO 2.2V.

图2. 简化功能框图

10595-002

ADP1851

技术规格

所有极端温度(T_{JMIN} 和 T_{JMAX})下的限值都采用标准统计质量控制通过相关性予以保证。 $V_{IN} = 12\text{ V}$ 。除非另有说明,最大规格值和最小规格值在 -40°C 至 $+125^{\circ}\text{C}$ 结温范围内有效。典型值为 $T_J = 25^{\circ}\text{C}$ 下。

表1.

参数	符号	测试条件/注释	最小值	典型值	最大值	单位
电源						
输入电压	V_{IN}		2.75	20		V
欠压闭锁阈值	$UVLO_{TRSH}$	V_{IN} 上升	2.55	2.65	2.75	V
		V_{IN} 下降	2.35	2.45	2.50	V
欠压闭锁迟滞	$UVLO_{HYST}$			0.2		V
静态电流	I_{IN}	$EN = V_{IN} = 12\text{ V}$, $V_{COMP} = 0.6\text{ V}$, 强制脉宽调制(PWM)模式(不切换), $SYNC = V_{CCO}$		4.2	5.7	mA
		$EN = V_{IN} = 12\text{ V}$, $V_{COMP} = 0.6\text{ V}$, PSM模式, $SYNC = AGND$		2.5		mA
关断电流	I_{IN_SD}	$EN = AGND$, $V_{IN} = 5.5\text{ V}$ 或 20 V		100	200	μA
误差放大器						
FB输入偏置电流	I_{FB}		-100	+1	+100	nA
开环增益 ¹				80		dB
增益带宽积 ¹				20		MHz
电流检测放大器增益	A_{CS}	电流检测增益电阻连接在DL和PGND之间, $R_{CSG} = 47\text{ k}\Omega \pm 5\%$	2.6	3	3.4	V/V
		电流检测增益电阻连接在DL和PGND之间, $R_{CSG} = 22\text{ k}\Omega \pm 5\%$	5.2	6	6.8	V/V
		默认设置, $R_{CSG} = \text{开路}$	10.5	12	13.5	V/V
		电压工作模式, 电阻连接在DL和PGND之间, $R_{CSG} = 100\text{ k}\Omega \pm 5\%$		0		V/V
输出特性						
反馈电压精度	V_{FB}	$T_J = -40^{\circ}\text{C}$ 至 $+85^{\circ}\text{C}$	597	600	603	mV
		$T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$	594	600	606	mV
PWM的电压调整率	$\Delta V_{FB}/\Delta V_{IN}$			± 0.015		%/V
PWM的负载调整率 ¹	$\Delta V_{FB}/\Delta V_{COMP}$	V_{COMP} 范围 = 0.9 V 至 2.2 V		± 0.3		%
振荡器						
频率	f_{OSC}	$R_{FREQ} = 332\text{ k}\Omega$ 接AGND	170	200	230	kHz
		$R_{FREQ} = 78.7\text{ k}\Omega$ 接AGND	720	800	880	kHz
		$R_{FREQ} = 40.2\text{ k}\Omega$ 接AGND	1275	1500	1725	kHz
		FREQ连接到AGND	240	300	360	kHz
		FREQ连接到VCCO	480	600	720	kHz
SYNC输入频率范围 ¹	f_{SYNC}	R_{FREQ} 范围: $332\text{ k}\Omega$ 至 $40.2\text{ k}\Omega$	170		1725	kHz
SYNC输入脉冲宽度 ¹	$t_{SYNCPMIN}$		100			ns
SYNC引脚电容(接AGND)	C_{SYNC}			5		pF
线性稳压器						
VCCO输出电压		$I_{VCCO} = 100\text{ mA}$	4.7	5.0	5.3	V
VCCO负载调整率		$I_{VCCO} = 0\text{ mA}$ 至 100 mA		35		mV
VCCO电压调整率		$V_{IN} = 5.5\text{ V}$ 至 20 V , $I_{VCCO} = 20\text{ mA}$		10		mV
VCCO电流限值 ¹		VCCO从 5 V 降至 4 V		350		mA
VCCO短路电流 ¹		VCCO < 0.5 V		370	400	mA
VIN至VCCO压差 ²	$V_{DROPOUT}$	$I_{VCCO} = 100\text{ mA}$, $V_{IN} \leq 5\text{ V}$		0.33		V
逻辑输入						
EN阈值电压		EN上升	0.57	0.63	0.68	V
EN迟滞				0.03		V
EN输入漏电流	I_{EN}	$V_{IN} = 2.75\text{ V}$ 至 20 V		1	200	nA

参数	符号	测试条件/注释	最小值	典型值	最大值	单位
SYNC逻辑输入低电平					1.3	V
SYNC逻辑输入高电平			1.9			V
SYNC输入下拉电阻	R_{SYNC}			1		M Ω
栅极驱动器						
DH上升时间		$C_{\text{DH}} = 3 \text{ nF}, V_{\text{BST}} - V_{\text{SW}} = 5 \text{ V}$		16		ns
DH下降时间		$C_{\text{DH}} = 3 \text{ nF}, V_{\text{BST}} - V_{\text{SW}} = 5 \text{ V}$		14		ns
DL上升时间		$C_{\text{DL}} = 3 \text{ nF}$		16		ns
DL下降时间		$C_{\text{DL}} = 3 \text{ nF}$		14		ns
DH至DL死区时间		外部3 nF连接到DH和DL		25		ns
DH或DL驱动器 R_{ON} , 源电流 ¹	$R_{\text{ON_SOURCE}}$	利用一个100 ns脉冲流出2 A		2		Ω
DH或DL驱动器 R_{ON} , 温度系数	TC_{RON}	利用一个100 ns脉冲流出1 A, $V_{\text{IN}} = 3 \text{ V}$		2.3		Ω
DH或DL驱动器 R_{ON} , 吸电流 ¹	$R_{\text{ON_SINK}}$	$V_{\text{IN}} = 3 \text{ V}$ 或12 V 利用一个100 ns脉冲流入2 A		0.3		%/ $^{\circ}\text{C}$
		利用一个100 ns脉冲流入1 A, $V_{\text{IN}} = 3 \text{ V}$		1.5		Ω
DH最大占空比 ¹		$f_{\text{OSC}} = 300 \text{ kHz}$	90			%
		$f_{\text{OSC}} = 1500 \text{ kHz}$	50			%
最短DH导通时间		$f_{\text{OSC}} = 200 \text{ kHz}$ 至1500 kHz			85	ns
最短DH关断时间		$f_{\text{OSC}} = 200 \text{ kHz}$ 至1500 kHz			345	ns
最短DL导通时间		$f_{\text{OSC}} = 200 \text{ kHz}$ 至1500 kHz			295	ns
COMP电压范围						
COMP跳脉冲阈值	$V_{\text{COMP_THRES}}$	输入跳脉冲模式(PSM)		0.9		V
COMP箝位高电压	$V_{\text{COMP_HIGH}}$		2.2			V
热关断						
热关断阈值	T_{TMSD}			155		$^{\circ}\text{C}$
热关断迟滞				20		$^{\circ}\text{C}$
过压和电源良好 阈值						
FB过压阈值	V_{OV}	V_{FB} 上升	0.630	0.65	0.670	V
FB过压迟滞				18		mV
FB欠压阈值	V_{UV}	V_{FB} 下降	0.525	0.55	0.575	V
FB欠压迟滞				15		mV
软启动/跟踪						
SS/TRK输出电流	I_{SS}	启动期间	4.6	6.5	8.4	μA
SS/TRK下拉电阻		故障期间		3		k Ω
SS/TRK输入电压范围 ¹			0		5	V
FB至SS/TRK偏移		$V_{\text{SS/TRK}} = 0.1 \text{ V}$ 至0.6 V; 偏移 = $V_{\text{FB}} - V_{\text{SS/TRK}}$	-10		+10	mV
PGOOD						
PGOOD上拉电阻	R_{PGOOD}	内部上拉电阻接VCCO		12.5		k Ω
PGOOD延迟				12		μs
过压或欠压 最短持续时间		触发PGOOD信号所需的最短持续时间		10		μs
ILIM阈值电压 ¹		相对于PGND	-5	0	+5	mV
ILIM输出电流		ILIM = PGND	45	50	55	μA
电流检测屏蔽周期		DL变为高电平后; 在此期间不检测电流限值		100		ns
集成整流器 (升压二极管)电阻		20 mA正向电流		16		Ω
过零电流偏移(SW至PGND) ¹		仅限跳脉冲模式; $f_{\text{OSC}} = 300 \text{ kHz}$	0	2	4	mV

¹ 通过设计保证。² 当 $V_{\text{IN}} < 5.5 \text{ V}$ 时, V_{IN} 连接到VCCO。

绝对最大额定值

表2.

参数	额定值
VIN, EN, RAMP	21 V
FB, COMP, SS/TRK, FREQ, SYNC, VCCO, PGOOD	-0.3 V至+6 V
ILIM、SW至PGND	-0.3 V至+21 V
BST、DH至PGND	-0.3 V至+28 V
DL至PGND	-0.3 V至VCCO + 0.3 V
BST至SW	-0.3 V至+6 V
BST至PGND, 20 ns瞬态	32 V
SW至PGND, 20 ns瞬态	25 V
DL、SW、ILIM至PGND, 20 ns负瞬态	-8 V
PGND至AGND	-0.3 V至+0.3 V
PGND至AGND, 20 ns瞬态	-8 V至+4 V
θ_{JA} (自然对流) ^{1,2}	40°C/W
工作结温范围 ³	-40°C至+125°C
存储温度范围	-65°C至+150°C
最大焊接引脚温度	260°C

¹ 利用安装在PCB上的裸露焊盘测量。

² 封装的结至环境热阻(θ_{JA})基于多层PCB计算或仿真。

³ 器件的结温(T_J)取决于环境温度(T_A)、器件的功耗(P_D)和封装的结至环境热阻(θ_{JA})。最高结温是由环境温度和功耗通过下式计算： $T_J = T_A + P_D \times \theta_{JA}$ 。

注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最大值，并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下，推断器件能否正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。

绝对最大额定值仅适合单独应用，但不适合组合使用。除非另有规定，所有其它电压均以AGND为参考。


ESD警告



ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路，但在遇到高能量ESD时，器件可能会损坏。因此，应当采取适当的ESD防范措施，以避免器件性能下降或功能丧失。

引脚配置和功能描述



NOTES
1. THE EXPOSED PAD IS THE AGND POWER INPUT OF THE IC; CONNECT IT TO THE SYSTEM AGND PLANE.

10695E-003

图3. 引脚配置

表3. 引脚功能描述

引脚编号	引脚名称	描述
1	EN	使能输入。将EN接到高电平，控制器开启；将EN接到低电平，控制器关闭。将EN接到 V_{IN} 时，控制器自动启动。为实现精密UVLO，应将一个适当大小的电阻分压器连接在 V_{IN} 和AGND之间，并将中点连接到此引脚。
2	SS/TRK	软启动/跟踪输入。在SS/TRK和AGND之间连接一个电容，用以设置软启动时间。此节点通过一个6.5 μ A电流源内部上拉至VCCO。此引脚用作TRK输入，以在启动期间跟踪外部电压。
3	FB	输出电压反馈输入。此引脚通过一个电阻分压器连接到输出。
4	COMP	补偿节点。误差放大器的输出。在COMP与FB之间连接一个电阻/电容(RC)网络，以便补偿稳压控制环路。
5	SYNC	频率同步输入。此引脚接受一个外部时钟信号，其频率接近于内部振荡器频率 f_{OSC} (由FREQ引脚设置)的1倍。当在SYNC检测到一个周期性时钟信号时，或者当SYNC为高电平时(连接到VCCO)，控制器以强制PWM模式工作。由此得到的开关频率为SYNC频率的1倍。当SYNC为低电平或悬空时，控制器以跳脉冲模式工作。
6	VIN	输入电压。连接到主电源。利用1 μ F或更大的陶瓷电容旁路，旁路电容应尽可能靠近此引脚和AGND。
7	VCCO	内部低压差(LDO)稳压器的输出。内部电路和栅极驱动器由VCCO供电。利用1 μ F或更大的陶瓷电容旁路VCCO至AGND。即使EN为低电平，VCCO输出也仍然有效。 V_{IN} 低于5.5 V时，VIN可以连接到VCCO。不要使用LDO为其它辅助系统负载供电。
8	PGND	电源地。内部驱动器的地。在SW和PGND之间检测差分电流。
9	DL	低端同步整流器栅极驱动器输出。要在电流模式下设置电流检测放大器的增益，或者要设置电压模式控制，应在DL和PGND之间连接一个电阻。此引脚能够驱动总输入电容高达20 nF的MOSFET。
10	SW	功率开关节点/电流检测放大器输入。此引脚连接到高端N沟道MOSFET的源极和低端N沟道MOSFET的漏极。在SW和PGND之间检测差分电流。
11	DH	高端开关栅极驱动器输出。此引脚能够驱动总输入电容高达20 nF的MOSFET。
12	BST	高端内部驱动器的自举电路连接点。BST和SW之间应连接一个值为0.1 μ F至0.22 μ F的多层陶瓷电容(MLCC)。VCCO和BST之间连接一个内部升压二极管整流器。
13	ILIM	限流检测比较器反相输入。ILIM和SW之间连接一个电阻以设置限流点。为实现精确的限流检测，应将ILIM连接到低端MOSFET源极处的电流检测电阻。
14	PGOOD	电源良好。PGOOD是开漏电源良好指示器逻辑输出，内置12.5 k Ω 电阻连接在PGOOD与VCCO之间。
15	RAMP	用于斜率补偿的可编程电流设置。RAMP和 V_{IN} 之间连接一个电阻。工作期间，RAMP电压为0.2 V。控制器禁用时，此引脚为高阻态。

ADP1851

引脚编号	引脚名称	描述
16	FREQ EPAD (AGND)	内部振荡器频率 f_{osc} 。利用FREQ和AGND之间的一个电阻，在200 kHz至1.5 MHz范围内设置所需的工作频率。FREQ连接到AGND时，获得预编程的工作频率300 kHz；FREQ连接到VCCO时，获得600 kHz工作频率。 裸露焊盘，模拟地。裸露焊盘是IC的AGND电源输入。应将裸露焊盘连接到系统AGND层。

典型性能参数




图4. 效率曲线
12 V_{IN}至1.8 V_{OUT}, 600 kHz(电路见图34)

10695-004




图7. 效率曲线
12 V_{IN}至3.3 V_{OUT}, 300 kHz(电路见图35)

10695-007




图5. 10 A至20 A负载阶跃,
12 V_{IN}至1.8 V_{OUT}, 600 kHz, 电流模式

10695-005




图8. 10 A至20 A负载阶跃,
12 V_{IN}至3.3 V_{OUT}, 300 kHz, 电压模式

10695-008




图6. 9 V至15 V线路阶跃, 1.8 V_{OUT}, 20 A负载, 电流模式

10695-006




图9. 9 V至15 V线路阶跃, 3.3 V_{OUT}, 15 A负载, 电压模式

10695-009

ADP1851




图10. 同步, $f_{SYNC} = 600$ kHz




图13. 预充电输出状态下软启动, 1.8 V_{OUT} 强制PWM模式




图11. 死区时间与温度的关系




图14. 死区时间与 V_{IN} 的关系




图12. 典型DH最短开启时间和关闭时间




图15. 驱动器电阻与温度的关系

工作原理

ADP1851是一款固定频率、降压、同步开关控制器，集成驱动器和自举功能，可驱动外部N沟道功率MOSFET。电流模式控制环路也可以配置为电压模式。在小负载时，可以将它设置为跳脉冲工作模式以省电；它也可以设置为强制PWM工作模式。ADP1851具有可编程软中断、输出电压保护、可编程限流、电源良好和跟踪功能。该控制器可以在200 kHz到1.5 MHz的开关频率下工作；开关频率通过一个电阻设置，也可以与外部时钟同步。

控制架构

ADP1851基于固定频率、仿真峰值电流模式、PWM控制架构。电感电流通过测量外部低端MOSFET($R_{DS(ON)}$)上的压降，或置于低端MOSFET源极与电源地之间的串联检测电阻上的压降来检测。该电流是在开关周期的关闭期间进行检测，并利用内部电流检测放大器进行调理。

电流检测放大器的增益可以在器件开始切换之前、控制器上电初始化期间设置为3 V/V、6 V/V或12 V/V。DL和PGND之间的电阻为47 kΩ时，增益设置为3 V/V；电阻为22 kΩ时，增益设置为6 V/V；无电阻时，增益设置为12 V/V。

电流检测放大器的输出信号被保持，并在DH开启期间的下一开关周期增加到仿真电流斜坡上，然后送入PWM比较器，如图16所示。此信号与误差放大器提供的COMP信号进行比较，复位触发器，产生PWM脉冲。如果在DL与PGND之间放置一个100 kΩ电阻以选择电压模式控制，则仿真电流斜坡直接馈入PWM比较器，而不增加电流检测信号。




图16. 简化控制架构

如图16所示，仿真电流斜坡产生于IC内部，但可以通过RAMP引脚进行编程。选择适当大小的电阻连接在VIN与RAMP引脚之间，可以设置所需的斜率补偿值，同时还能提供VIN正反馈特性。控制逻辑实行防直通措施，限制内部驱动器与外部MOSFET交叉导通。

振荡器频率

内部振荡器频率可通过FREQ引脚处的外部电阻 R_{FREQ} 设置，范围为200 kHz至1.5 MHz。常用的一些 f_{OSC} 值如表4所示，关系图参见图17。例如，电阻为78.7 kΩ时，振荡器频率设置为800 kHz。FREQ连接到AGND或VCCO时，振荡器频率分别设置为300 kHz或600 kHz。对于表4未列出的其它频率， R_{FREQ} 和 f_{OSC} 的值可以从图17获得，或者使用下面的经验公式来计算这些值：

$$R_{FREQ}(\text{k}\Omega) = 96,568 \times f_{OSC}(\text{kHz})^{-1.065}$$

表4. 设置振荡器频率

R_{FREQ}	f_{OSC} (典型值)
332 kΩ	200 kHz
78.7 kΩ	800 kHz
60.4 kΩ	1000 kHz
51 kΩ	1200 kHz
40.2 kΩ	1500 kHz
FREQ to AGND	300 kHz
FREQ to VCCO	600 kHz




图17. R_{FREQ} 与 f_{OSC} 的关系

ADP1851

同步

ADP1851的开关频率可同步至一个连接到SYNC引脚的外部时钟信号。

内部振荡器频率(通过FREQ引脚处的电阻编程)必须设置为接近外部时钟频率的值;因此,外部时钟频率可以在所设置内部时钟的0.85倍到1.3倍范围内变化。由此得到的开关频率为外部SYNC频率的1倍。同步时,ADP1851以PWM模式工作。

在第一个SYNC边沿检测到外部时钟时,内部振荡器复位,时钟控制转移到SYNC。然后,SYNC触发PWM输出的后续时钟。DH上升沿出现在对应SYNC边沿之后100 ns,频率锁定至外部信号。如果外部SYNC信号在工作期间消失,ADP1851将恢复使用内部振荡器。使用SYNC功能时,建议在SYNC与VCCO之间连接一个上拉电阻,这样当SYNC信号丢失时,ADP1851可以继续工作在PWM模式。

PWM和跳脉冲工作模式

SYNC引脚具有多种用途。当SYNC连接到VCCO或处于高逻辑电平时,PWM模式使能。当SYNC连接到地或悬空时,跳脉冲模式使能。在两个时钟周期内,SYNC瞬间从低电平变为高电平或从高电平变为低电平时,将导致控制器从强制PWM模式转到跳脉冲模式或从跳脉冲模式转到强制PWM模式。

表5. 工作模式

SYNC引脚	工作模式
低电平	跳脉冲模式
高电平	强制PWM模式
不连接	跳脉冲模式
时钟信号	强制PWM模式

ADP1851具有跳脉冲检测电路,允许控制器跳过一些PWM脉冲,从而降低轻负载时的开关频率,保持更高的效率。相应的输出纹波大于固定频率强制PWM模式下的输出纹波。图18显示ADP1851在轻负载下在跳脉冲模式工作。轻负载下的跳脉冲频率取决于电感、输出电容、输出负载和输入输出电压。




图18. 轻负载下的跳脉冲模式示例

当输出负载大于跳脉冲阈值电流时,即当 V_{COMP} 达到阈值0.9 V时,ADP1851退出跳脉冲工作模式,进入固定频率断续导通模式(DCM),如图19所示。当负载进一步增加时,ADP1851进入连续导通模式(CCM)。




图19. 断续导通模式(DCM)波形示例

在强制PWM模式下,无论负载大小,ADP1851始终在CCM模式工作,因而电感电流始终是连续的。

同步整流器和死区时间

ADP1851的防直通电路监控DH至SW和DL至PGND电压，并调整低端和高端驱动器以确保先开后合切换动作，防止高端和低端MOSFET交叉导通或直通。这种先开后合切换就是所谓的死区时间，它不是固定的，取决于MOSFET导通和关闭的速度。在使用中等大小MOSFET、输入电容约为3 nF的典型应用电路中，典型死区时间约为25 ns。使用快速恢复的小型MOSFET时，死区时间可以低至13 ns。

输入欠压闭锁

当VIN引脚的偏置输入电压小于欠压闭锁(UVLO)阈值2.65 V(典型值)时，开关驱动器保持无效状态。如果EN为高电平，控制器即开始切换，VIN引脚电压超过UVLO阈值。

内部线性稳压器

内部线性稳压器是一个低压差(LDO)VCCO。VCCO为内部控制电路和栅极驱动器供电。它保证具有200 mA以上的输出电流能力，足以满足典型逻辑阈值MOSFET(最高1.5 MHz)的栅极驱动器要求。VCCO始终有效，EN信号无法将其关断，但过温保护事件会同时禁用LDO和控制器。VCCO至AGND接1 μ F或更大的旁路电容。

由于LDO提供栅极驱动器电流，因此在各开关周期，当驱动器切换且升压电容充电时，VCCO的输出会受到突增的瞬态电流影响。LDO已经过优化，可以处理这种瞬态变化而不会发生过载故障。由于存在栅极驱动负载，不建议利用VCCO输出驱动其它外部辅助系统负载。

LDO的电流限值远超过预期的最大栅极驱动器负载。此限流特性还包括短路折返功能，发生短路故障时可以进一步限制VCCO电流。

对于5.5 V以下的输入电压，建议将VIN连接到VCCO以旁路LDO，如图20所示，从而消除压差。然而，如果输入范围是4 V到7 V，则无法通过短接VIN和VCCO来旁路LDO，因为7 V输入已超过VCCO引脚的最大电压额定值。这种情况下，应使用LDO驱动内部驱动器，但应注意， V_{IN} 小于5 V时存在压差。




图20. $V_{IN} < 5.5$ V时的配置

过压保护

ADP1851的内置电路可以检测FB节点的输出过压事件。当FB电压 V_{FB} 超过过压阈值时，高端N沟道MOSFET(NMOSFET)关闭，低端NMOSFET导通，直到 V_{FB} 降至过压阈值以下。这种操作称为“撬棍过压保护”。如果过压状况未消除，控制器将使反馈电压保持在过压阈值与欠压阈值之间，输出被调节在调节范围的+8%到-8%之间(典型值)。过压期间，SS/TRK节点通过内部3 k Ω 下拉电阻放电。当FB电压降至欠压阈值以下时，软启动序列重新启动。图21显示了PSM模式下的过压保护。




图21. PSM模式下的过压保护， V_{OUT} 短接至2.0 V

电源良好

PGOOD引脚是一个开漏NMOSFET。内部12.5 k Ω 上拉电阻连接在PGOOD与VCCO之间。PGOOD在正常工作期间内部上拉至VCCO，触发时激活。当反馈电压 V_{FB} 升至过压阈值以上或降至欠压阈值以下时，PGOOD输出在12 μ s延迟后接地。过压或欠压状况必须持续至少10 μ s，PGOOD才会变得有效。检测到热过载状况时，PGOOD输出也会变得有效。

ADP1851

短路和限流保护

当输出短路，或者输出电流超过限流设置电阻(位于ILIM与SW之间)设置的电流限值并持续8个周期时，ADP1851将关闭高端和低端驱动器，并且每隔10 ms重新启动一次软启动序列，这称为“打嗝”模式。在过流或短路事件期间，SS节点通过内部3 kΩ电阻放电至零。图22显示：当输出短路时，高电流应用电路中的ADP1851保持限流打嗝模式。




图22. 限流打嗝模式，电流限值30 A

使能/禁用控制

EN引脚用于使能或禁用ADP1851控制器；典型精密使能阈值为0.63 V。当EN电压超过阈值电压时，控制器使能，在内部振荡器、参考、设置和软启动周期初始化完成后即开始正常工作。当EN电压降至阈值电压以下30 mV(迟滞，典型值)时，ADP1851中的驱动器和内部控制器电路关闭。初始设置仍然有效，在VIN引脚周期供电之前重新使能控制器不会改变设置。此外，EN信号不会关断VCCO处的LDO稳压器，当VIN大于UVLO阈值时，稳压器始终有效。

为了控制启动电源的时序，可以在主电源与EN引脚之间连接一个适当的电阻分压器，用以设置ADP1851的启动，如图23所示。例如，如果需要主电源提供10 V的启动电压，则R1和R2可以分别设置为156 kΩ和10 kΩ。




图23. 工作上电时序控制电路

热过载保护

ADP1851内置温度传感器，可以检测芯片的结温。当ADP1851的结温达到大约155°C时，ADP1851进入热关断状态，转换器关闭，SS/TRK引脚通过内部3 kΩ电阻放电至零。与此同时，VCCO放电至零。当结温降至135°C以下，ADP1851执行软启动，恢复正常工作状态。

应用信息

ADIsimPower设计工具

ADIsimPower™设计工具集支持ADP1851。ADIsimPower是一个工具集合，可以根据特定设计目标产生完整的电源设计。利用这些工具，用户只需几分钟就能生成完整原理图和物料清单并计算性能。ADIsimPower可以考虑IC和所有真实外部元件的工作条件与限制，并针对成本、面积、效率和器件数量优化设计。ADIsimPower工具可通过www.analog.com/ADIsimPower网站获得，用户可以通过该工具申请未填充的电路板。

设置输出电压

输出电压通过连接在输出与FB之间的电阻分压器设置。 R_{BOT} 使用1 kΩ至20 kΩ的电阻。利用下式选择 R_{TOP} 以设置输出电压：

$$R_{TOP} = R_{BOT} \left(\frac{V_{OUT} - V_{FB}}{V_{FB}} \right)$$

其中：

R_{TOP} 为高端分压器电阻。

R_{BOT} 为低端分压器电阻。

V_{OUT} 为调节输出电压。

V_{FB} 为反馈调节阈值0.6 V。

软启动

软启动周期通过SS与AGND之间的外部电容设置。软启动功能用于限制输入浪涌电流，防止输出过冲。EN使能时，6.5 μA电流源开始给电容充电；当SS电压达到0.6 V时，电容达到调节电压。软启动时间近似计算如下：

$$t_{SS} = \frac{0.6 \text{ V}}{6.5 \text{ } \mu\text{A}} C_{SS}$$

SS引脚的最终电压等于VCCO。

控制器禁用时(例如EN被拉低或发生过流状况时)，软启动电容通过内部3 kΩ下拉电阻放电。

设置电流限值

限流比较器测量低端MOSFET上的电压以确定负载电流。电流限值由ILIM和SW之间的外部限流电阻RILIM设置。电流检测引脚ILIM将标称值50 μA电流提供给此外部电阻，产生 R_{ILIM} 乘以50 μA的偏置电压。当电流检测元件 R_{CS} (低端MOSFET R_{DSON})上的压降等于或大于此偏置电压时，ADP1851指示发生限流事件。

$$R_{ILIM} = \frac{1.06 \times I_{LPK} \times R_{CS}}{50 \text{ } \mu\text{A}}$$

其中：

I_{LPK} 为峰值电感电流。

精确限流检测

在整个温度范围内，MOSFET的 R_{DSON} 变化幅度可达50%以上。为实现精确的限流检测，应在低端MOSFET的源极与PGND之间增加一个电流检测电阻。确保该电流检测电阻的功率额定值符合应用要求。图24显示了精确限流检测的实现方案。




图24. 精确限流检测

输入电容选择

使用两个并联电容，靠近高端开关MOSFET的漏极放置：一个电流额定值足够高的大电容，一个10 μF陶瓷去耦电容。

根据纹波电流额定值选择输入大电容。对于特定负载，所需的最小输入电容为：

$$C_{IN,MIN} = \frac{I_O \times D(1-D)}{(V_{PP} - I_O \times DR_{ESR})f_{SW}}$$

其中：

I_O 为输出电流。

D 为占空比。

V_{PP} 为所需的输入纹波电压。

R_{ESR} 是电容的等效串联电阻。

ADP1851

VIN引脚滤波器

建议将一个低通滤波器连接到VIN引脚。将一个2 Ω到10 Ω的电阻串联至VIN，并在VIN与AGND之间连接一个1 μF陶瓷电容，可以有效滤除开关调节器造成的不良毛刺。注意，当驱动大MOSFET时，输入电流可能大于100 mA。100 mA电流流经10 Ω电阻会产生1 V压降，与VCCO的压降相同。这种情况下应使用值较低的电阻。




图25. 输入滤波器配置

升压电容选择

在SW和BST引脚之间连接一个升压电容，以便在切换期间为高端驱动器提供电流。选择值介于0.1 μF和0.22 μF之间的陶瓷电容。

电感选择

对于大多数应用，所选的电感值应使得电感纹波电流介于最大直流输出负载电流的20%到40%之间。

利用下式选择电感值：

$$L = \frac{V_{IN} - V_{OUT}}{f_{SW} \times \Delta I_L} \times \frac{V_{OUT}}{V_{IN}}$$

其中：

L 为电感值。

V_{IN} 为输入电压。

V_{OUT} 为输出电压。

f_{SW} 为开关频率。

ΔI_L 为峰峰值电感纹波电流。

检查电感数据手册，确保电感的饱和电流远高于具体设计的峰值电感电流。

输出电容选择

对于输出端的最大容许开关纹波，选择大于以下值的输出电容：

$$C_{OUT} \cong \frac{\Delta I_L}{8 f_{SW}} \times \frac{1}{\sqrt{\Delta V_{OUT}^2 - \Delta I_L^2 \times (R_{ESR}^2 - (4 f_{SW} \times L_{ESL})^2)}}$$

其中：

ΔI_L 为电感纹波电流。

ΔV_{OUT} 为目标最大输出纹波电压。

R_{ESR} 为该输出电容的等效串联电阻(或所有输出电容的并联组合ESR)。

L_{ESL} 为该输出电容的等效串联电感(或所有电容的并联组合ESL)。

输出电容在开关频率下的阻抗乘以纹波电流得到输出电压纹波。该阻抗由容性阻抗、非理想寄生特性、等效串联电阻(ESR)和等效串联电感(ESL)组成。

通常而言，电容阻抗以ESR为主。制造商的数据手册会提供电容(如电解质电容或聚合物电容等)的最大ESR额定值，因此，输出纹波简化为：

$$\Delta V_{OUT} \cong \Delta I_L \times R_{ESR}$$

电解质电容的ESL也相当大，约为5 nH至20 nH，取决于类型、尺寸和几何形状。PCB走线也会增加一些ESR和ESL。然而，电容数据手册的最大ESR额定值一般提供了一些余量，因而可能不需要测量ESL。

对于开关频率下ESR和ESL的阻抗较小的输出电容，例如输出电容是一组并联MLCC电容时，容性阻抗占主导地位；因此，输出电容必须大于：

$$C_{OUT} \cong \frac{\Delta I_L}{8 \Delta V_{OUT} \times f_{SW}} \quad (1)$$

确保输出电容的纹波电流额定值大于最大电感纹波电流。

要达到负载释放期间的输出电压过冲要求，输出电容应大于

$$C_{OUT} \cong \frac{\Delta I_{STEP}^2 L}{(V_{OUT} + \Delta V_{OVERSHOOT})^2 - V_{OUT}^2} \quad (2)$$

其中：

$\Delta V_{OVERSHOOT}$ 为最大容许过冲。

选择由公式1或公式2计算得出的最大输出电容。

MOSFET选择

MOSFET的选择直接影响DC-DC转换器的性能。MOSFET的低导通电阻可降低 I^2R 损耗，低栅极电荷可降低转换损耗。MOSFET的热阻应很低，确保MOSFET的功耗不会导致MOSFET芯片温度升高过多。

高端MOSFET在导通期间承载负载电流，转换器的大部分转换损耗通常都是因此而产生。一般而言，MOSFET的导通电阻越低，则栅极电荷越高，反之亦然。因此，必须选择一个能够平衡这两种损耗的高端MOSFET。

高端MOSFET的传导损耗由以下公式确定：

$$P_C = (I_{LOAD(RMS)})^2 \times R_{DS(ON)}$$

其中：

$R_{DS(ON)}$ 为MOSFET导通电阻。

栅极充电损耗可通过以下公式近似计算：

$$P_G \cong V_{PV} \times Q_G \times f_{SW}$$

其中：

V_{PV} 为栅极驱动器电源电压。

Q_G 为MOSFET总栅极电荷。

注意，栅极充电损耗不是消耗在MOSFET上，而是消耗在ADP1851内部驱动器上。计算总电源效率时，应当考虑此损耗。

高端MOSFET转换损耗可通过以下公式近似计算：

$$P_T \cong \frac{V_{IN} \times I_{LOAD} \times (t_R + t_F) \times f_{SW}}{2}$$

其中：

P_T 为高端MOSFET转换损耗。

t_R 为高端MOSFET充电的上升时间。

t_F 为高端MOSFET放电的下降时间。

t_R 和 t_F 通过下式估算：

$$t_R \cong \frac{Q_{GSW}}{I_{DRIVER_RISE}}$$

$$t_F \cong \frac{Q_{GSW}}{I_{DRIVER_FALL}}$$

其中：

Q_{GSW} 为开关期间MOSFET的栅极电荷，由MOSFET数据手册提供。

I_{DRIVER_RISE} 和 I_{DRIVER_FALL} 为ADP1851内部栅极驱动器的输出电流。

如果数据手册未提供 Q_{GSW} ，可通过下式近似计算：

$$Q_{GSW} \cong Q_{GD} + \frac{Q_{GS}}{2}$$

其中：

Q_{GD} 和 Q_{GS} 分别是栅极到漏极和栅极到源极电荷，由MOSFET数据手册提供。

I_{DRIVER_RISE} 和 I_{DRIVER_FALL} 可通过下式估算：

$$I_{DRIVER_RISE} \cong \frac{V_{DD} - V_{SP}}{R_{ON_SOURCE} + R_{GATE}}$$

$$I_{DRIVER_FALL} \cong \frac{V_{SP}}{R_{ON_SINK} + R_{GATE}}$$

其中：

V_{DD} 是驱动器的输入电源电压，介于2.75 V到5 V，取决于输入电压。

V_{SP} 是MOSFET完全导通的切换点；此电压可通过查看MOSFET数据手册提供的栅极电荷图来估算。

R_{ON_SOURCE} 是表1给出的ADP1851内部驱动器的导通电阻(MOSFET充电时)。

R_{ON_SINK} 是表1给出的ADP1851内部驱动器的导通电阻(MOSFET放电时)。

R_{GATE} 是MOSFET的栅极导通电阻，由MOSFET数据手册提供。如果添加了外部栅极电阻，应将此外部电阻与 R_{GATE} 相加。

高端MOSFET的总功耗等于传导损耗与转换损耗之和：

$$P_{HS} \cong P_C + P_T$$

当高端MOSFET关断时，同步整流器或低端MOSFET承载电感电流。低端MOSFET的转换损耗很小，计算中可以忽略不计。对于高输入电压和低输出电压的情况，多数时候是低端MOSFET承载该电流。

因此，为实现高效率，必须优化低端MOSFET以确定低导通电阻。如果损耗超过MOSFET额定值，或者需要比单个MOSFET电阻更低的电阻，可以将多个低端MOSFET并联。低端MOSFET传导损耗通过下式计算：

$$P_{CLS} = (I_{LOAD(RMS)})^2 \times R_{DS(ON)}$$

ADP1851

当低端MOSFET的体二极管传导输出电流时，高端开关关断与低端开关接通之前的时间称为“死区”，在此期间也会有额外的损耗。体二极管的损耗通过下式计算：

$$P_{BODYDIODE} = V_F \times t_D \times f_{SW} \times I_O$$

其中：

V_F 为体二极管的正向压降，典型值0.7 V。

t_D 是ADP1851的死区时间，当驱动输入电容 C_{ISS} 约为3 nF的中等大小MOSFET时，其典型值为25 ns。死区时间不是固定值，其有效值随栅极驱动电阻和 C_{ISS} 而变化；因此，在高负载电流设计和低压设计中， $P_{BODYDIODE}$ 会提高。

低端MOSFET的功耗计算如下：

$$P_{LS} = P_{CLS} + P_{BODYDIODE}$$

注意，MOSFET导通电阻 $R_{DS(ON)}$ 随温度升高而提高，温度系数典型值为0.4%/°C。MOSFET结温(T_j)与环境温度的关系如下：

$$T_j = T_A + \theta_{JA} \times P_D$$

其中：

T_A 为环境温度。

θ_{JA} 为MOSFET封装的热阻。

P_D 为MOSFET的总功耗。

环路补偿—电压模式

将一个100 kΩ电阻放在DL与PGND之间，可将控制器设置为电压工作模式。对于1.5 V以下的电压模式，选择最大可能的斜坡幅度。斜坡电压通过 V_{IN} 与RAMP引脚之间的电阻设置，如下式所示：

$$R_{RAMP} = \frac{V_{IN} - 0.2 V}{100 \text{ pF} \times f_{SW} \times V_{RAMP}}$$

RAMP引脚的电压为固定值0.2 V，流入RAMP引脚的电流应在10 μA到160 μA之间。确保满足下列器件：

$$10 \mu\text{A} \leq \frac{V_{IN} - 0.2 V}{R_{RAMP}} \leq 160 \mu\text{A} \quad (3)$$

例如，输入电压为12 V时， R_{RAMP} 不应小于73.8 kΩ。

假设LC滤波器设计已完成，则可以补偿反馈控制系统。一般而言，铝电解电容具有高ESR，但如果将多个铝电解电容并联，则有效ESR将很低，这就需要III型补偿。此外，陶瓷电容的ESR非常低(仅几毫欧)，因而III型补偿是更好的选择。

III型补偿





图26. III型补偿

如果输出电容ESR零点频率大于截止频率的一半，则使用III型补偿器，如图26所示。

输出LC滤波器谐振频率计算如下：

$$f_{LC} = \frac{1}{2\pi \sqrt{LC}} \quad (4)$$

选择截止频率为开关频率的1/10：

$$f_{CO} = \frac{f_{SW}}{10} \quad (5)$$

极点和零点设置如下：

$$f_{P1} = f_{P2} = \frac{1}{2} f_{SW} \quad (6)$$

$$f_{Z1} = f_{Z2} = \frac{f_{CO}}{4} = \frac{f_{SW}}{40} = \frac{1}{2\pi R_z C_1} \quad (7)$$

或者

$$f_{Z1} = f_{Z2} = \frac{f_{LC}}{2} = \frac{1}{2\pi R_z C_1} \quad (8)$$

使用由公式7或公式8计算得到的较低零点频率。

补偿电阻 R_z 计算如下：

$$R_z = \frac{R_{TOP} V_{RAMP} f_{Z1} f_{CO}}{V_{IN} f_{LC}^2} \quad (9)$$

然后计算 C_1 ：

$$C_1 = \frac{1}{2\pi R_z f_{Z1}} \quad (10)$$

由于误差放大器的输出电流驱动是有限的， C_1 必须小于10 nF。如果它大于10 nF，应选择更大的 R_{TOP} 并重新计算 R_z 和 C_1 ，直到 C_1 小于10 nF。

因为 $C_{HF} \ll C_1$, C_{HF} 计算如下:

$$C_{HF} = \frac{1}{\pi f_{SW} R_Z} \quad (11)$$

然后计算正反馈电容 C_{FF} , 假设 $R_{FF} \ll R_{TOP}$ 。

$$R_{FF} = \frac{1}{\pi f_{FF} f_{SW}} \quad (12)$$

检查计算得到的元件值是否合理。例如, 应避免电容小于约10 pF。此外, 应避免 R_Z 值小于3 k Ω , C_1 值大于10 nF。需要时, 可以利用不同的 R_{TOP} 起点值重新计算补偿网络。如果 R_Z 太小或 C_1 太大, 应从较大的 R_{TOP} 值开始。利用这种补偿技术应能获得很好且有效的解决方案。

需要精密补偿时, 可使用ADIsimPower设计工具。

环路补偿—电流模式

利用III型补偿来补偿电流模式下的ADP1851误差电压环路。

设置斜率补偿

在电流模式控制拓扑中, 需要进行斜率补偿以防止电感电流发生次谐波振荡, 从而使输出保持稳定。将放大的检测信号与RAMP引脚的缩放电压求和, 可实现外部斜率补偿。要设置有效斜率补偿, 应将一个电阻(R_{RAMP})连接在RAMP引脚与输入电压(V_{IN})之间。 R_{RAMP} 计算如下:

$$R_{RAMP} = \frac{7 \times 10^6 \times L}{A_{CS} \times R_{CS}}$$

其中:

L 为电感值(单位 μ H)。

R_{CS} (m Ω)是SW与PGND之间的电流检测元件的电阻

(R_{DSON_MAX} 是低端MOSFET最大导通电阻)。

A_{CS} 是电流检测放大器增益, 值为3 V/V、6 V/V或12 V/V。

因此, 电压斜坡幅度 V_{RAMP} 等于:

$$V_{RAMP} = \frac{V_{IN} - 0.2 \text{ V}}{100 \text{ pF} \times f_{SW} \times R_{RAMP}}$$

其中, 100 pF是内部斜坡电容的有效电容, 在整个温度和 V_{IN} 范围内的容差为 $\pm 4\%$ 。

RAMP引脚的电压为固定值0.2 V, 流入RAMP引脚的电流应在10 μ A到160 μ A之间。确保满足下列器件:

$$10 \mu\text{A} \leq \frac{V_{IN} - 0.2 \text{ V}}{R_{RAMP}} \leq 160 \mu\text{A}$$

例如, 输入电压为12 V时, R_{RAMP} 不应超过1.1 M Ω 。如果计算得到的 R_{RAMP} 值产生的电流小于10 μ A, 则应选择能产生10 μ A到15 μ A电流的 R_{RAMP} 值。

图27显示了斜率补偿电阻 R_{RAMP} 和电流检测增益电阻 R_{CSG} 的连接。




图27. 斜率补偿和CS增益连接

设置电流检测增益

外部低端MOSFET上的压降通过电流检测放大器检测, 等于峰值电感电流乘以MOSFET的 R_{DSON} 。然后, 结果放大3 V/V、6 V/V或12 V/V的增益系数, 该增益系数可通过连接到DL引脚的外部电阻 R_{CSG} 设置。此增益仅在上电期间检测, 而不是在正常工作期间检测。放大后的电压与斜率补偿斜坡电压相加, 然后送入PWM控制器以获得稳定的调节电压。

内部节点 V_{CS} 的电压范围为0.4 V至2.2 V。选择适当的电流检测增益, 使得内部最小放大电压(V_{CSMIN})高于0.4 V, 最大放大电压(V_{CSMAX})为2.1 V。注意, V_{CSMIN} 和 V_{CSMAX} 不同于 V_{COMP} , 后者的范围为0.9 V至2.2 V。确保最大 V_{COMP} ($V_{COMPMAX}$)不超过2.2 V, 以补偿温度和器件间差异。 V_{CSMIN} 、 V_{CSMAX} 和 $V_{COMPMAX}$ 的计算公式如下所示:

$$V_{CSMIN} = 0.75 \text{ V} - \frac{1}{2} I_L \times R_{DSON_MIN} \times A_{CS}$$

$$V_{CSMAX} = 0.75 \text{ V} + (I_{LOADMAX} - \frac{1}{2} I_L) \times R_{DSON_MAX} \times A_{CS}$$

$$V_{COMPMAX} = \frac{(V_{IN} - 0.2 \text{ V}) \times t_{ON}}{100 \text{ pF} \times R_{RAMP}} + V_{CSMAX}$$

其中:

V_{CSMIN} 是输出电流为零时内部电流检测放大器的最小放大电压。

I_L 为峰峰值电感纹波电流。

R_{DSON_MIN} 为低端MOSFET最小导通电阻。电流检测放大器的零电平电压为0.75 V。

V_{CSMAX} 是最大输出电流时内部电流检测放大器的最大放大电压。

$I_{LOADMAX}$ 为最大输出直流负载电流。

R_{DSON_MAX} 为低端MOSFET最大导通电阻。

ADP1851

A_{CS} 为电流检测放大器增益。

$V_{COMP_{MAX}}$ 为COMP引脚的最大电压。

t_{ON} 为高端驱动器(DH)导通时间。

如果使用电流检测元件, 应将其电阻值 R_{CS} 代替 R_{DSON} 。

II型补偿




图28. II型补偿

II型补偿使用图28所示的电路。利用下式计算补偿电阻 R_Z :

$$R_Z = R_{TOP} \times R_S \times 2\pi \times C_{OUT} \times f_{CO} \quad (13)$$

其中:

f_{CO} 为 f_{SW} 的1/10。

$$R_S = A_{CS} \times R_{DSON_MIN}$$

A_{CS} 是电流检测放大器增益, 值为3 V/V、6 V/V或12 V/V, 由DL与PGND之间的增益电阻设置。

如果在电流检测电阻 R_{CS} 上检测电路, 则 R_S 变为

$$R_S = A_{CS} \times R_{CS}$$

然后选择补偿电容, 以将补偿零点 f_{z1} 设置为以下二者中的较小值: 截止频率的1/5或LC谐振频率的1/2。

$$f_{z1} = \frac{f_{CO}}{5} = \frac{f_{SW}}{50} = \frac{1}{2\pi R_Z C_1} \quad (14)$$

或者

$$f_{z1} = \frac{f_{LC}}{2} = \frac{1}{2\pi R_Z C_1} \quad (15)$$

从公式14求解 C_1 得到:

$$C_1 = \frac{25}{\pi R_Z f_{SW}} \quad (16)$$

从公式15求解 C_1 得到:

$$C_1 = \frac{1}{\pi R_Z f_{LC}} \quad (17)$$

使用由公式16或公式17计算得到的较大 C_1 值。由于误差放大器的输出电流驱动是有限的, C_1 必须小于10 nF。如果它大于10 nF, 应选择更大的 R_{TOP} 并重新计算 R_Z 和 C_1 , 直到 C_1 小于10 nF。

然后, 选择高频极点 f_{p1} 为 f_{SW} 的1/2。

$$f_{p1} = \frac{1}{2} f_{SW} \quad (18)$$

因为 $C_{HF} \ll C_1$,

$$f_{p1} = \frac{1}{2\pi R_Z C_{HF}} \quad (19)$$

结合公式18和公式19求解 C_{HF} 。

$$C_{HF} = \frac{1}{\pi f_{SW} R_Z} \quad (20)$$

要获得最精确的补偿方案, 可使用ADIsimPower设计工具。

降低开关噪声和过冲

为降低电压响铃振荡和噪声, 对于高电流应用, 建议在SW与PGND之间增加一个RC缓冲器, 如图29所示。

大多数应用中, R_{SNUB} 典型值为2 Ω 到4 Ω , C_{SNUB} 典型值为1.2 nF到3 nF。

必须正确选择RC缓冲器元件的尺寸以便处理功耗。 R_{SNUB} 的功耗为:

$$P_{SNUB} = V_{IN}^2 \times C_{SNUB} \times f_{SW}$$

大多数应用中, R_{SNUB} 使用0805尺寸即足够。RC缓冲器不会降低电压过冲。图29中BST引脚处的电阻 R_{RISE} 有助于降低过冲, 其值一般在2 Ω 到4 Ω 之间。栅极驱动器串联一个2 Ω 到4 Ω 的电阻, 同样有助于降低过冲。如果增加一个栅极电阻, 则不需要 R_{RISE} 。




图29. 带有缓冲器的应用电路

电压跟踪

ADP1851具有跟踪特性，可跟踪主电压。在所有跟踪配置中，对于给定的工作条件，输出可以低至0.6 V。

ADP1851支持两种跟踪配置：同步跟踪和比率跟踪。

同步跟踪

最常见的应用是同步跟踪，用于内核和I/O电压时序控制及类似的应用。如图30所示，同步跟踪强迫输出电压的斜坡速率对于主器件和从器件是相同的，直至从输出达到调节电压为止。将从器件SS/TRK输入连接到主电压的分压器，该分压器与从器件FB引脚上使用的分压器相同。这将迫使从电压与主电压相同。要实现同步跟踪，使用 $R_{TRKT} = R_{TOP}$ 和 $R_{TRKB} = R_{BOT}$ ，如图31所示。




图30. 同步跟踪




图31. 同步跟踪电路示例

从电压与主电压之比取决于两个分压器。

$$\frac{V_{OUT_SLAVE}}{V_{OUT_MASTER}} = \frac{\left(1 + \frac{R_{TOP}}{R_{BOT}}\right)}{\left(1 + \frac{R_{TRKT}}{R_{TRKB}}\right)}$$

主电压升高时，从电压同样升高。最终，从电压达到规定的电压，此时内部基准电压接管调节任务，而SS/TRK输入继续提高，从而防止其自身影响输出电压。

为确保输出电压精度不至于因为SS/TRK引脚电压太接近基准电压(V_{FB} ，典型值0.6 V)而降低，应确保从通道的SS/TRK电压最终值至少比 V_{FB} 高出30 mV。

比率跟踪

比率跟踪将输出电压限制为主电压的一小部分，如图32和图33所示。从通道的最终SS/TRK电压应设置为比 V_{FB} 高至少30 mV。




图32. 比率跟踪





图33. 比率跟踪电路示例

PCB布局指南

关于同步降压控制器电路板布局的建议做法，请参阅应用笔记AN-1119。

ADP1851


典型工作电路



$f_{SW} = 600\text{kHz}$
 C_{IN} : OS-CON 150μF/20V, 20SEP150M, SANYO + 2x CAP CER 10μF 25V X7R 1210, MURATA GRM32DR71E106KA12
 L : 0.3μH COILCRAFT SER1408-301ME
 $M1$: 2x INFINEON BSC052N03LS
 $M2$: 2x INFINEON BSC0902NS
 C_{OUT} : 2x POSCAP 330μF/2.5V SANYO 2R5TPE330M7 + 2x CAP CER 47μF 10V X5R 1210 MURATA GRM32ER61A476KE20L

10895-030

图34. 电流工作模式下的25 A电路




$f_{SW} = 300\text{kHz}$
 C_{IN} : OS-CON 150μF/20V, 20SEP150M, SANYO + CAP CER 10μF 25V X7R 1210, MURATA GRM32DR71E106KA12
 L : 1μH COILCRAFT SER1412-102ME
 $M1$: INFINEON BSC052N03LS
 $M2$: INFINEON BSC0902NS
 C_{OUT} : POSCAP 330μF/6.3V SANYO 6TPE330MFL + CAP CER 22μF 10V X5R 1210 MURATA GRM32ER61A226KE20L

10895-031

图35. 电压工作模式下的25 A电路

外形尺寸



COMPLIANT TO JEDEC STANDARDS MO-220-WGGC.

图36. 16引脚引脚架构芯片级封装[LFCSP_WQ]

4 mm × 4 mm超薄四方体

(CP-16-26)

尺寸单位: mm

042709-A

订购指南

型号 ¹	温度范围	封装描述	封装选项
ADP1851ACPZ-R7	-40°C至+125°C	16引脚引脚架构芯片级封装[LFCSP_WQ]	CP-16-26
ADP1851-EVALZ		评估板: 1.8 V、25 A输出	

¹ Z = 符合RoHS标准的器件。

ADP1851

注释