

ADCMP551/ADCMP552/ADCMP553

特性

单电源

输入至输出传播延迟: 500 ps

过驱消散时间: 125 ps

差分PECL/LVPECL输出

差分锁存控制

内部锁存上拉电阻

电源抑制: > 70 dB

脉冲宽度: 700 ps(最小值)

等效输入上升时间带宽: > 750 MHz

典型输出上升/下降时间: 500 ps

可编程迟滞

应用

自动测试设备

高速仪器仪表

示波分析仪与逻辑分析仪前端

窗口比较器

高速线路接收机

阈值检测

峰值检测

高速触发器

患者诊断

磁盘读取通道检测

手持式测试仪器

零交越检测器

线路接收机和信号恢复

时钟驱动器

功能框图




图1.

概述

ADCMP551/ADCMP552/ADCMP553均为单电源、高速比较器，采用ADI公司的专有XFCB工艺制造。这些器件的传播延迟为500 ps，过驱消散小于125 ps。过驱消散是对不同过驱条件下传播延迟差异的度量，它是高速比较器的一个特别重要的特性。ADCMP552上提供单独的可编程迟滞引脚。

差分输入级使传播延迟可以保持一致，共模范围为-0.2 V至VCCI - 2.0 V。输出为互补数字信号，与PECL和3.3V LVPECL逻辑系列完全兼容。这些输出提供充足的驱动电流，可直接驱动采用50 Ω电阻端接至VCCO - 2 V的传输线路。上述器件还提供锁存输入，并可采用跟踪、跟踪保持或采样保持工作模式。锁存输入引脚内置上拉电阻；当上拉电阻断开时，可将锁存置于跟踪模式。

ADCMP551/ADCMP552/ADCMP553的额定温度范围均为-40°C至+85°C工业温度范围。ADCMP551采用16引脚QSOP封装；ADCMP552采用20引脚QSOP封装；ADCMP553采用8引脚MSOP封装。

Rev. 0

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.

Tel: 781.329.4700

www.analog.com

Fax: 781.326.8703

© 2004 Analog Devices, Inc. All rights reserved.

目录

技术规格	3	时钟定时恢复	11
绝对最大额定值	5	优化高速性能	11
散热考虑	5	比较器传播延迟消散	11
ESD警告	5	比较器迟滞	12
引脚配置和功能描述	6	最低输入压摆率要求	12
典型工作特性	8	典型应用电路	13
时序信息	10	外形尺寸	14
应用信息	11	订购指南	14

修订历史

2004年10月—修订版0：初始版

技术规格

除非另有说明, $V_{CC1} = 3.3\text{ V}$, $V_{CC0} = 3.3\text{ V}$, $T_A = 25^\circ\text{C}$ 。

表1. 电气特性

参数	符号	条件	最小值	典型值	最大值	单位
直流输入特性						
输入电压范围			-0.2		$V_{CC1} - 2.0$	V
输入差分电压范围			-3		+3	V
输入失调电压	V_{OS}	$-IN = 0\text{ V}, +IN = 0\text{ V}$	-10.0	± 2.0	+10.0	mV
输入失调电压通道匹配				± 1.0		mV
失调电压温度系数	$\Delta V_{OS}/d_T$			2.0		$\mu\text{V}/^\circ\text{C}$
输入偏置电流	I_{IN}	$-IN = -0.2\text{ V}, +IN = +1.3\text{ V}$	-28.0	-6.0	+5.0	μA
输入偏置电流温度系数				-5.0		$\text{nA}/^\circ\text{C}$
输入失调电流			-3.0	± 1.0	+3.0	μA
输入电容	C_{IN}			1.0		pF
输入电阻(差分模式)				1800		$\text{k}\Omega$
输入电阻(共模模式)				1000		$\text{k}\Omega$
有效增益	A_V			60		dB
共模抑制比	CMRR	$V_{CM} = -0.2\text{ V}$ 至 $+1.3\text{ V}$		76		dB
迟滞		$R_{HYS} = \infty$		± 0.5		mV
锁存使能特性						
锁存使能电压范围			$V_{CC1} - 1.8$		$V_{CC1} - 0.8$	V
锁存使能差分电压范围			0.4		1.0	V
锁存使能输入高电流		@ $V_{CC1} - 0.8\text{ V}$	-150		+150	μA
锁存使能输入低电流		@ $V_{CC1} - 1.8\text{ V}$	-150		+150	μA
LE电压(开路)		未连接锁存输入端	$V_{CC1} - 0.15$		V_{CC1}	V
$\overline{\text{LE}}$ 电压(开路)		未连接锁存输入端	$V_{CC1}/2 - 0.075$		$V_{CC1}/2 + 0.075$	V
锁存建立时间	t_S	$V_{OD} = 250\text{ mV}$		100		ps
锁存保持时间	t_H	$V_{OD} = 250\text{ mV}$		100		ps
锁存至输出延迟	t_{PLOH}, t_{PLOL}	$V_{OD} = 250\text{ mV}$		450		ps
锁存最小脉冲宽度	t_{PL}	$V_{OD} = 250\text{ mV}$		700		ps
直流输出特性						
输出电压—高电平	V_{OH}	PECL 50 Ω 至 $V_{DD} - 2.0\text{ V}$	$V_{CC0} - 1.15$		$V_{CC0} - 0.78$	V
输出电压—低电平	V_{OL}	PECL 50 Ω 至 $V_{DD} - 2.0\text{ V}$	$V_{CC0} - 2.00$		$V_{CC0} - 1.54$	V
交流输出特性						
上升时间	t_R	10%至90%		510		ps
下降时间	t_F	10%至90%		490		ps
交流输出特性(ADCMP553)						
上升时间	t_R			440		ps
下降时间	t_F			410		ps
交流性能						
传播延迟	t_{PD}	$V_{OD} = 1\text{ V}$		500		ps
		$V_{OD} = 20\text{ mV}$		625		ps
传播延迟温度系数	$\Delta t_{PD}/d_T$	$V_{OD} = 1\text{ V}$		0.25		$\text{ps}/^\circ\text{C}$
传播延迟偏斜—上升跳变至下降跳变		$V_{OD} = 1\text{ V}$		35		ps
器件内通道间传播延迟偏斜		$V_{OD} = 1\text{ V}$		35		ps
过驱消散		$20\text{ mV} \leq V_{OD} \leq 100\text{ mV}$		75		ps
过驱消散		$50\text{ mV} \leq V_{OD} \leq 1.0\text{ V}$		75		ps
压摆率消散		$0.4\text{ V/ns} \leq SR \leq 1.33\text{ V/ns}$		75		ps
脉冲宽度消散		$700\text{ ps} \leq PW \leq 10\text{ ns}$		25		ps
占空比消散		33 MHz, 1 V/ns, $V_{CM} = 0.5\text{ V}$		10		ps
共模电压消散		1 V 摆幅, $0.3\text{ V} \leq V_{CM} \leq 0.8\text{ V}$		10		ps

ADCMP551/ADCMP552/ADCMP553

参数	符号	条件	最小值	典型值	最大值	单位
交流性能(续)						
等效输入上升时间带宽 ¹	BW _{EQ}	0 V至1 V摆幅, 2 V/ns		750		MHz
最大反转率		>50%输出摆幅		800		MHz
最小脉冲宽度	PW _{MIN}	$\Delta t_{pd} < 25$ ps		700		ps
RMS随机抖动		V _{OD} = 250 mV, 1.3 V/ns, 500 MHz, 50%占空比		1.1		ps
器件间传播延迟偏斜				50		ps
电源(ADCMP551/ADCMP552)						
输入电源电流	I _{VCCI}	3.3 V时	8	12	17	mA
输出电源电流	I _{VCCO}	3.3 V无负载时	3	5	9	mA
输出电源电流		3.3 V带负载时	40	55	70	mA
输入电源电压	V _{CCI}	双路	3.135	3.3	5.25	V
输出电源电压	V _{CCO}	双路	3.135	3.3	5.25	V
正电源差分	V _{CCO} - V _{CCI}		-0.2		+2.3	V
功耗	P _D	双路, 无负载	40	55	75	mW
功耗		双路, 带负载	90	110	130	mW
直流电源抑制比—V _{CCI}	PSRR _{VCCI}			75		dB
直流电源抑制比—V _{CCO}	PSRR _{VCCO}			85		dB
电源(ADCMP553)						
正电源电流	I _{VCC}	3.3 V无负载时		9	13	mA
正电源电流		3.3 V带负载时		35	42	mA
正电源电压	V _{CC}	双路	3.135	3.3	5.25	V
功耗	P _D	双路, 无负载		30	42	mW
功耗		双路, 带负载		60	75	mW
直流电源抑制比—V _{CC}	PSRR _{VCC}			70		dB
迟滞(仅限ADCMP552)						
可编程迟滞			0		40	mV

¹ 等效输入上升时间带宽假定一阶输入响应, 并由以下公式计算得出: $BW_{EQ} = .22/\sqrt{(tr_{COMP}^2 - tr_{IN}^2)}$, 其中 tr_{IN} 为比较器所施加的20/80输入转换时间, tr_{COMP} 为经过比较器输入数字化处理的有效转换时间。

绝对最大额定值

表2

参数	额定值
电源电压	
输入电源电压(V_{CC1} 至GND)	-0.5 V至+6.0 V
输出电源电压(V_{CC0} 至GND)	-0.5 V至+6.0 V
地差分电压	-0.5 V至+0.5 V
输入电压	
输入共模电压	-0.5 V至+3.5 V
差分输入电压	-4.0 V至+4.0 V
输入电压(锁存控制)	-0.5 V至+5.5 V
输出	
输出电流	30 mA
温度	
工作温度(环境)	-40°C至+85°C
工作温度(结温)	125°C
存储温度范围	-65°C至+150°C

注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最大值，不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下，器件能够正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。

散热考虑

ADCMP551 16引脚QSOP封装的 θ_{JA} (结至环境热阻)在静止空气中为104°C/W。

ADCMP552 20引脚QSOP封装的 θ_{JA} (结至环境热阻)在静止空气中为80°C/W。

ADCMP553 8引脚MSOP封装的 θ_{JA} (结至环境热阻)在静止空气中为130°C/W。

ESD警告

ESD(静电放电)敏感器件。静电电荷很容易在人体和测试设备上累积，可高达4000 V，并可能在没有察觉的情况下放电。尽管本产品具有专用ESD保护电路，但在遇到高能量静电放电时，可能会发生永久性器件损坏。因此，建议采取适当的ESD防范措施，以避免器件性能下降或功能丧失。



ADCMP551/ADCMP552/ADCMP553

引脚配置和功能描述




图2. ADCMP551 16引脚QSOP引脚配置




图3. ADCMP552 20引脚QSOP引脚配置




图4. ADCMP553 8引脚MSOP引脚配置

表3. 引脚功能描述

引脚编号			引脚名称	功能
ADCMP551	ADCMP552	ADCMP553		
3, 14	1, 4, 17, 20	6	V _{CCO}	逻辑电源引脚。
1	2	6	QA	通道A的两个互补输出之一。如果同相输入端的模拟电压大于反相输入端的模拟电压(假设比较器处于比较模式), 则QA为逻辑高电平。有关更多信息, 参见LEA引脚描述。
2	3	5	QĀ	通道A的两个互补输出之一。如果同相输入端的模拟电压大于反相输入端的模拟电压(假设比较器处于比较模式), 则QA为逻辑低电平。有关更多信息, 参见LEA引脚描述。
4	5	2	LEA	通道A锁存使能的两个互补输出之一。在比较模式(逻辑高电平)下, 输出跟踪比较器的输入变化。在锁存模式(逻辑低电平)下, 输出将反映比较器置入锁存模式之前的输入状态。LEĀ必须与LEA一起驱动。
5	6	1	LEĀ	通道A锁存使能的两个互补输出之一。在比较模式(逻辑高电平)下, 输出跟踪比较器的输入变化。在锁存模式(逻辑低电平)下, 输出将反映比较器置入锁存模式之前的输入状态。LEA必须与LEĀ一起驱动。
6	7		V _{CCI}	输入电源引脚。
7	8	4	-INA	通道A的差分输入级反相模拟输入。反相A输入必须与同相A输入一起驱动。
8	9	3	+INA	通道A的差分输入级同相模拟输入。同相A输入必须与反相A输入一起驱动。
	10		HYSA	可编程迟滞。
	11		HYSB	可编程迟滞。
9	12		+INB	通道B的差分输入级同相模拟输入。同相B输入必须与反相B输入一起驱动。
10	13		-INB	通道B的差分输入级反相模拟输入。反相B输入必须与同相B输入一起驱动。
11	14	8	AGND	模拟地。

ADCMP551/ADCMP552/ADCMP553

引脚编号			引脚名称	功能
ADCMP551	ADCMP552	ADCMP553		
12	15		$\overline{\text{LEB}}$	通道B锁存使能的两个互补输入之一。在比较模式(逻辑低电平)下, 输出跟踪比较器的输入变化。在锁存模式(逻辑高电平)下, 输出将反映比较器置入锁存模式之前的输入状态。LEB必须与LEB一起驱动。
13	16		LEB	通道B锁存使能的两个互补输入之一。在比较模式(逻辑低电平)下, 输出跟踪比较器的输入变化。在锁存模式(逻辑高电平)下, 输出将反映比较器置入锁存模式之前的输入状态。LEB必须与 $\overline{\text{LEB}}$ 一起驱动。
15	18		$\overline{\text{QB}}$	通道B的两个互补输出之一。如果同相输入端的模拟电压大于反相输入端的模拟电压(假设比较器处于比较模式), $\overline{\text{QB}}$ 则输出逻辑低电平。有关更多信息, 参见LEB引脚描述。
16	19		QB	通道B的两个互补输出之一。如果同相输入端的模拟电压大于反相输入端的模拟电压(假设比较器处于比较模式), 则QB输出逻辑高电平。有关更多信息, 参见LEB引脚描述。
		7	V _{CC}	正电源引脚。

ADCMP551/ADCMP552/ADCMP553

典型工作特性

除非另有说明, $V_{CCI} = 3.3\text{ V}$, $V_{CCO} = 3.3\text{ V}$, $T_A = 25^\circ\text{C}$ 。




图5. 输入偏置电流与输入电压的关系




图8. 输入偏置电流与温度的关系




图6. 输入失调电压与温度的关系




图9. 输出上升和下降与时间的关系




图7. ADCMP551/2上升/下降时间与温度的关系




图10. ADCMP553上升/下降时间与温度的关系




图11. 传播延迟与温度的关系




图14. 传播延迟与共模电压的关系




图12. 传播延迟与过驱电压的关系




图15. 传播延迟误差与脉冲宽度的关系




图13. 比较器迟滞与RHYS的关系




图16. 比较器迟滞与IHYS的关系

时序信息




图17. 系统时序图

图17显示ADCMP55x系列的比较和锁存功能。表4为图中的术语描述。

表4. 时序描述

符号	时序	描述
t_{PDH}	输入至输出高电平延迟时间	从输入信号跨过基准点(\pm 输入失调电压)到50%输出低高转换点的传播延迟时间
t_{PDL}	输入至输出低电平延迟时间	从输入信号跨过基准点(\pm 输入失调电压)到50%输出高低转换点的传播延迟时间
t_{PLOH}	锁存使能至输出高电平延迟时间	从50%锁存使能信号低高转换点到50%输出低高转换点的传播延迟时间
t_{PLOL}	锁存使能至输出低电平延迟时间	从50%锁存使能信号低高转换点到50%输出高低转换点的传播延迟时间
t_H	最短保持时间	锁存使能信号负向转换后, 输入信号必须保持不变, 以便在输出端采集并保持的最短时间
t_{PL}	最小锁存使能脉冲宽度	锁存使能信号必须处于高电平, 以便采集输入信号变化的最短时间
t_S	最短建立时间	锁存使能信号负向转换前, 输入信号必须发生变化, 以便在输出端采集并保持的最短时间
t_R	输出上升时间	输出从低电平转换至高电平(在20%和80%两点处所测)所需的时间
t_F	输出下降时间	输出从高电平转换至低电平(在20%和80%两点处所测)所需的时间
V_{OD}	过驱电压	差分输入和基准输入电压之间的差值

应用信息

ADCMP55x系列比较器为超高速器件。因此，必须采用高速设计技术来实现最佳性能。所有ADCMP55x设计中，最关键的就是采用了低阻抗接地层。要获得适当的高速性能，建议使用一层作为地平面(多层电路板的一层)。可在电路板的表面采用连续导电层来建立接地层，仅必需的信号通道部分中断。接地层可提供低电感地，能够消除整个电路板中接地反弹所引起的不同接地点的任何电位差。适当的接地层还可以将电路板上的杂散电容影响降至最低。

在高速应用中，为电源提供旁路电容同样也非常重要。各电源引脚与地之间的0.5英寸范围内应配置一个1 μ F旁路电解电容。这些电容可减少电源的任何潜在电压纹波。另外，应在ADCMP55x与地之间尽量靠近电源引脚连接一个10 nF陶瓷电容。高频切换期间，这些电容用作器件的电荷库。

LATCH ENABLE输入端为低电平有效(锁存)。如果未使用锁存功能，则LATCH ENABLE输入引脚可以保持断开。锁存引脚上的内部上拉电阻可将锁存设为透明模式。如果要使用锁存，则输入端需要施加有效的PECL电压，才能正常工作。PECL电压应以为 V_{CC1} 参考。

ADCMP551/ADCMP552中有两个比较器，有时其中一个并不在使用。未用比较器的输入端不应保持悬空。除非将输出端强制为固定状态，否则内部高增益可能导致输出端发生振荡(可能会影响正在使用的比较器)。只要确保两个输入端至少相距一个二极管压降，同时按上文所述正确地连接LATCH ENABLE和LATCH ENABLE和输入端，就可以轻松做到这一点。

适当使用PECL端接可获得最佳性能。ADCMP55x的射级开路输出端设计为通过50 Ω 电阻端接至 $V_{CC0} - 2.0$ V，或任何其它等效PECL端接。如果高速PECL信号的路由距离必须超过1厘米，则可能需要采用微带线或带状线技术来确保适当的转换时间，并防止输出振铃。

时钟定时恢复

比较器通常用于在数字系统中恢复时钟定时信号。即使只有几十厘米的距离传输，高速方波都会因杂散电容和电感而出现失真。此外，布局不佳或端接不当也会导致传输线路中出现反射，进一步导致信号波形失真。使用高速比较器则可恢复失真波形，同时保持最短延迟。

优化高速性能

与任何高速比较器放大器一样，应采用适当的设计和布局技术来确保ADCMP55x达到最佳性能。高速电路的性能限制可以简单地归咎于杂散电容、不合理的接地阻抗或其它布局问题。

要最大程度地发挥ADCMP55x的高速优势，一个重要考量就是尽可能降低从信号源到输入端的电阻。源电阻和等效输入电容两者结合，可导致输入端出现滞后响应，进而造成输出延迟。ADCMP55x的输入电容和输入引脚到地的杂散电容相结合，则导致数皮法的等效电容。3 k Ω 源电阻加上5 pF输入电容可产生15 ns的时间常数，明显比ADCMP55x的500 ps慢。源阻抗应远低于100 Ω 才能达到最佳性能。

由于会产生杂散电容和电感，因此应避免使用插口。若采用适当的高速技术，当比较器输入信号通过开关阈值时，ADCMP55x应不会出现振荡。

比较器传播延迟消散

ADCMP55x经过特别设计，可降低20 mV至1 V输入过驱范围内的传播延迟消散。传播延迟过驱消散是指过驱数变化(输入超过开关点的距离)所导致的传播延迟变化。由于ADCMP55x对输入变化的敏感度远低于大多数比较器设计，因此最终可获得更高的定时精度。

ADCMP551/ADCMP552/ADCMP553

在ATE、台式仪器和核子检测仪表等重要定时应用中，传播延迟消散是一个重要特性。过驱消散定义为输入过驱条件发生变化时传播延迟的变化情况(图18)。对于ADCMP55x，过驱从20 mV变为1 V时，过驱消散的典型值为125 ps。由于ADCMP55x的正向输入和负向输入延迟相同，因此该特性适用于正负两种过驱情况。




图18. 传播延迟消散

比较器迟滞

在噪声环境中，或者比较器不便在输入信号达到开关阈值时进行状态变换时，给比较器增加迟滞通常会有所帮助。具有迟滞特性的比较器传递函数如图19所示。如果输入电压从负向达到阈值，则比较器在输入跨越 $+V_H/2$ 时从0切换为1。新的开关阈值变为 $-V_H/2$ 。比较器会保持1状态，直到从正向跨越 $-V_H/2$ 阈值。这样，除非超过以 $\pm V_H/2$ 为边界的范围，否则以0 V为中心的噪音输入不会引起比较器切换状态。

输出至输入的正反馈通常用于在比较器中产生迟滞(图23)。采用此方法的主要问题在于迟滞量因输出逻辑电平而异，从而造成迟滞不能在零周围对称分布。

在ADCMP552中，迟滞通过可编程迟滞引脚生成。HYS引脚至 V_{CC1} 的电阻产生电流输入器件，利用该电流来生成迟滞。以此种方式生成的迟滞与输出摆幅无关，并且在跳变点周围对称分布。图20所示为迟滞与电阻的关系曲线。

电流源也可与HYS引脚搭配使用。图16显示施加于HYS引脚的电流与所产生的迟滞之间的关系。




图19. 比较器迟滞传递函数




图20. 比较器迟滞传递函数

最低输入压摆率要求

对于所有高速比较器，必须达到最小压摆率，才能确保输入跨越阈值时器件不会发生振荡。此种振荡现象部分归咎于比较器的高输入带宽和封装的寄生效应。ADI公司推荐使用1 V/ μ s或更快的压摆率，以确保实现干净的输出转换。如果压摆率小于1 V/ μ s，则应增加迟滞来减少振荡。

典型应用电路




图21. 高速采样电路




图23. 利用HYS控制引脚来增加迟滞




图22. 高速窗口比较器




图24. 如何将PECL输出与具有50Ω到地输入的仪器实现接口

ADCMP551/ADCMP552/ADCMP553

外形尺寸




图25. 20引脚紧缩小型封装[QSOP]
(RQ-20)
尺寸单位: inches




图26. 16引脚紧缩小型封装[QSOP]
(RQ-16)
尺寸单位: inches




图27. 8引脚超小型封装[MSOP]
(RM-8)
尺寸单位: mm

订购指南

型号	温度范围	封装描述	封装选项	标识
ADCMP551BRQ	-40°C至+85°C	16引脚QSOP	RQ-16	B53
ADCMP552BRQ	-40°C至+85°C	20引脚QSOP	RQ-20	
ADCMP553BRM	-40°C至+85°C	8引脚MSOP	RM-8	
EVAL-ADCMP551BRQ		评估板		
EVAL-ADCMP552BRQ		评估板		

注释

注释