

### 产品特性

- 大型、32 × 16、非阻塞式开关阵列
- G = +1 (ADV3202)或G = +2 (ADV3203)工作
- 提供32 × 32引脚兼容版本(ADV3200/ADV3201)
- +5 V单电源, ±2.5 V双电源或±3.3 V双电源(G = +2)
- 开关阵列的串行编程
- 每个输出均配备2:1 OSD插入多路复用器
- 输入同步端箝位
- 利用高阻抗输出禁用功能, 多个器件可以相连, 而且向输出总线提供的负载极小
- 出色的视频性能
  - 60 MHz, 0.1 dB增益平坦度
  - 0.1%差分增益误差( $R_L = 150 \Omega$ )
  - 0.1°差分相位误差( $R_L = 150 \Omega$ )
- 出色的交流性能
  - 带宽: >300 MHz
  - 压摆率: >400 V/ $\mu$ s
- 低功耗: 1 W
- 所有不利串扰低: -48 dB @ 5 MHz
- 复位引脚可以禁用所有输出
  - 通过一个电容与地相连可提供上电复位功能
- 176引脚裸露焊盘LQFP封装(24 mm × 24 mm)封装

### 应用

- 闭路电视监控
- 高速信号路由, 包括:
  - 复合视频(NTSC、PAL、S、SECAM)
  - RGB和分量视频路由
  - 压缩视频(MPEG、小波)
- 视频会议

### 概述

ADV3202/ADV3203为32 × 16模拟交叉点开关矩阵。具有适合交流耦合应用的可选同步脉冲顶部箝位输入, 以及一个2:1屏幕显示(OSD)插入多路复用器。两款器件的串扰性能均为-48 dB, 隔离性能为-80 dB (5 MHz), 因而适合许多高密度路由应用。同时0.1 dB平坦度达60 MHz, 堪称复合视频和分量视频切换应用的理想之选。

ADV3202/ADV3203内置16个独立输出缓冲器, 可以将这些缓冲器置于高阻抗状态, 以提供并行交叉点输出, 因此构建更大阵列时, 关断通道仅向输出总线提供极小的负载。

### 功能框图




图1.

ADV3202具有增益+1, 而ADV3203则具有增益+2, 适合后部端接负载应用。两款器件可以采用+5 V单电源、±2.5 V双电源或±3.3 V双电源(G = +2)供电, 所有输出均使能时的空闲功耗仅为195 mA。通道切换通过双缓冲式串行数字控制接口实现, 可以利用该接口将多个器件以菊花链形式连接起来。

ADV3202/ADV3203采用176引脚裸露焊盘LQFP (24 mm × 24 mm)封装, 工作温度范围为-40°C至+85°C扩展工业温度范围。

### Rev. 0

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

ADI中文数据手册是英文版数据手册的译文, 敬请谅解翻译中可能存在的语言组织或翻译错误, ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性, 请参考ADI提供的最新英文版数据手册。

## 目录

特性.....	1	功耗.....	6
应用.....	1	ESD警告.....	6
功能框图.....	1	引脚配置和功能描述.....	7
概述.....	1	真值表和逻辑图.....	10
修订历史.....	2	典型性能参数.....	11
技术规格.....	3	工作原理.....	14
OSD禁用.....	3	应用信息.....	16
OSD使能.....	4	编程.....	16
时序特性(串行模式).....	5	外形尺寸.....	17
绝对最大额定值.....	6	订购指南.....	17
热阻.....	6		

## 修订历史

2008年10月—版本0：初始版

## 技术规格

### OSD禁用

除非另有说明,  $V_s = \pm 2.5\text{ V}$  (ADV3202),  $V_s = \pm 3.3\text{ V}$  (ADV3203),  $T_A = 25^\circ\text{C}$ ,  $G = +1$  (ADV3202),  $G = +2$  (ADV3203),  $R_L = 150\ \Omega$ , 全配置。

表1.

参数	条件	ADV3202/ADV3203			单位
		最小值	典型值	最大值	
动态性能					
-3 dB带宽	200 mV p-p		300		MHz
	2 V p-p		120		MHz
增益平坦度	0.1 dB, 200 mV p-p		60		MHz
	0.1 dB, 2 V p-p		40		MHz
建立时间	1%, 2 V阶跃		6		ns
压摆率	2 V阶跃, 峰值		400		V/ $\mu\text{s}$
噪声/失真性能					
差分增益误差	NTSC或PAL		0.06/0.1		%
差分相位误差	NTSC或PAL		0.06/0.03		度
所有不利串扰, RTI	$f = 5\text{ MHz}$ , $R_L = 150\ \Omega$ $R_L = 1\text{ k}\Omega$		-48		dB
	$f = 100\text{ MHz}$ , $R_L = 150\ \Omega$ $R_L = 1\text{ k}\Omega$		-65		dB
			-23		dB
			-30		dB
关断隔离(输入至输出)	$f = 5\text{ MHz}$ , 一个通道		-80		dB
输入电压噪声	0.1 MHz至50 MHz		25/22		nV/ $\sqrt{\text{Hz}}$
直流性能					
增益误差	广播模式, 空载		$\pm 0.5$	$\pm 1.75/\pm 2.2$	%
	广播模式		$\pm 0.5$	$\pm 2.2/\pm 2.7$	%
增益匹配	通道间空载		$\pm 0.5/\pm 0.8$	$\pm 2.8$	%
	通道至通道		$\pm 0.5/\pm 0.8$	$\pm 3.4$	%
输出特性					
输出阻抗	直流, 使能		0.15		$\Omega$
	直流, 禁用	900/3.2	1000/4		k $\Omega$
输出电容	ADV3202禁用		3.7		pF
输出电压范围	ADV3202	-1.1至+1.1	-1.2至+1.2		V
	ADV3203	-1.5至+1.5	-1.6至+2.0		V
	ADV3203, 无输出负载	-1.5至+1.5	-2.0至+2.0		V
输入特性					
输入失调电压			$\pm 5$	$\pm 30$	mV
输入电压范围	ADV3202	-1.1至+1.1	-1.2至+1.2		V
	ADV3203	-0.75至+0.75	-0.8至+1.0		V
	ADV3203, 无输出负载	-0.75至+0.75	-1.0至+1.0		V
输入电容			3		pF
输入电阻		1	4		M $\Omega$
输入偏置电流	同步端箝位使能, $V_{IN} = V_{CLAMP} + 0.1\text{ V}$	0.1	3	12	$\mu\text{A}$
	同步端箝位使能, $V_{IN} = V_{CLAMP} - 0.1\text{ V}$	-2.9	-1	-0.25	mA
	同步端箝位禁用	-10	-3		$\mu\text{A}$
开关特性					
使能导通时间	50%更新至1%建立		50		ns
开关时间, 2 V阶跃信号	50%更新至1%建立		40		ns
开关瞬变(毛刺)	IN00至IN31, RTI		300		mV p-p

# ADV3202/ADV3203

参数	条件	ADV3202/ADV3203			单位
		最小值	典型值	最大值	
电源					
电源电流	$V_{POS}$ 或 $V_{NEG}$ , 输出使能, 空载		195/200	220/235	mA
	$V_{POS}$ 或 $V_{NEG}$ , 输出禁用		120/130	155/165	mA
电源电压范围	$D_{VCC}$		2.5	3.5	mA
	$V_{POS} - V_{NEG}$		$5 \pm 10\%$ / $6.6 \pm 10\%$		V
PSR	$V_{NEG}$ , $V_{POS}$ , $f = 1$ MHz		-50/-45		dB
工作温度范围					
温度范围	工作时(静止空气)		-40至+85		°C
$\theta_{JA}$	工作时(静止空气)		16		°C/W

## OSD使能

除非另有说明,  $V_s = \pm 2.5$  V (ADV3202),  $V_s = \pm 3.3$  V (ADV3203,  $T_A = 25^\circ\text{C}$ ),  $G = +1$  (ADV3202),  $G = +2$  (ADV3203),  $R_L = 150 \Omega$ , 全配置。

表2.

参数	条件	ADV3202/ADV3203			单位
		最小值	典型值	最大值	
OSD动态性能					
-3 dB带宽	200 mV p-p		170/150		MHz
	2 V p-p		135/130		MHz
增益平坦度	0.1 dB, 200 mV p-p		35		MHz
	0.1 dB, 2 V p-p		35		MHz
建立时间	1%, 2 V阶跃		6		ns
压摆率	2 V阶跃, 峰值		400		V/ $\mu$ s
OSD噪声/失真性能					
差分增益误差	NTSC或PAL		0.12/0.35		%
差分相位误差	NTSC或PAL		0.06/0.04		度
输入电压噪声	0.5 MHz至50 MHz		27/25		nV/ $\sqrt{\text{Hz}}$
OSD直流性能					
增益误差	无负载		$\pm 0.1$	$\pm 2.3/\pm 2.2$	%
			$\pm 0.1$	$\pm 2.7$	%
OSD输入特性					
输入偏置电流	同步端箝位禁用	-10	-4		$\mu$ A
OSD开关特性					
OSD开关延迟, 2 V阶跃	50% OSD开关至1%建立		20		ns
OSD开关瞬变(毛刺)			15/40		mV p-p

时序特性(串行模式)

规格如有变更恕不另行通知。

表3.

参数	符号	限值			单位
		最小值	典型值	典型值	
串行数据建立时间	$t_1$	40			ns
CLK脉冲宽度	$t_2$	50			ns
串行数据保持时间	$t_3$	50			ns
CLK脉冲间隔	$t_4$	150			ns
CLK至UPDATE延迟	$t_5$		50	160	ns
UPDATE 脉冲宽度	$t_6$	40			ns
CLK至DATA OUT有效	$t_7$			130	ns
传播延迟, UPDATE至开关ON或OFF			50		ns
数据加载时间, CLK = 5 MHz, 串行模式			38.6		$\mu$ s
RESET 时间			160		ns




图2. 时序图, 串行模式.

07526-002

表4. 逻辑电平, DVCC = 3.3 V

$V_{IH}$	$V_{IL}$	$V_{OH}$	$V_{OL}$	$I_{IH}$	$I_{IL}$	$I_{OH}$	$I_{OL}$
RESET, $\overline{CS}$ , CLK, DATA IN, UPDATE, OSDS	RESET, $\overline{CS}$ , CLK, DATA IN, UPDATE, OSDS	DATA OUT	DATA OUT	RESET, $\overline{CS}$ , CLK, DATA IN, UPDATE, OSDS	RESET, $\overline{CS}$ , CLK, DATA IN, UPDATE, OSDS	DATA OUT	DATA OUT
2.5 V(最小值)	0.8 V(最大值)	0.8 V(最大值)	0.5 V(最大值)	0.5 $\mu$ A(典型值)	-0.5 $\mu$ A(典型值)	3 mA(典型值)	-3 mA(典型值)

# ADV3202/ADV3203

## 绝对最大额定值

表5.

参数	额定值
模拟电源电压( $V_{POS} - V_{NEG}$ )	7.5 V
数字电源电压( $DVCC - D_{GND}$ )	6 V
地电位差( $V_{NEG} - D_{GND}$ )	+0.5 V至-4 V
最大电位差	
$DVCC - V_{NEG}$	9.4 V
已禁用输出	
ADV3202 ( $ V_{OSD} - V_{OUT} $ )	<3 V
ADV3203 ( $ V_{OSD} - (V_{OUT} + V_{REF})/2 $ )	<3 V
$ V_{CLAMP} - V_{INXX} $	6 V
$V_{REF}$ 输入电压	
ADV3202	$V_{POS} - 3.5 V$ 至 $V_{NEG} + 3.5 V$
ADV3203	$V_{POS} - 4 V$ 至 $V_{NEG} + 4 V$
模拟输入电压	$V_{NEG}$ 至 $V_{POS}$
数字输入电压	DVCC
输出电压(禁用模拟输出)	$(V_{POS} - 1 V)$ 至 $(V_{NEG} + 1 V)$
输出短路持续时间	瞬时
输出短路电流	45 mA
存储温度范围	-65°C至+125°C
工作温度范围	-40°C至+85°C
引脚温度(焊接, 10秒)	300°C
结温	150°C

注意, 超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最值, 不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下, 器件能够正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。

### 热阻

$\theta_{JA}$  针对最差条件, 即焊接在电路板上的器件为表贴封装。

表6. 热阻

封装类型	$\theta_{JA}$	单位
176引脚 LQFP_EP	16	°C/W

### 功耗

ADV3202/ADV3203采用±2.5 V、+5 V或±3.3 V电源供电, 可驱动最低150 Ω负载, 因而可能存在多种不同功耗。为此, 必须注意根据环境温度降低工作条件。

ADV3202/ADV3203采用176引脚裸露焊盘LQFP封装, 结至环境热阻( $\theta_{JA}$ )为16°C/W。为确保长期可靠性, 芯片的最大容许结温不应超过150°C。即便只是暂时超过此限值, 由于封装对芯片作用的应力改变, 参数性能也可能会发生变化。长时间超过175°C的结温可能会导致器件失效。图3显示了在-40°C至+85°C的环境温度范围内满足这些条件的芯片内部功耗容许范围。图3不包括最大功耗计算中的外部负载功耗, 但包括通过芯片输出晶体管的负载电流。




图3. 芯片最大功耗与环境温度的关系


### ESD警告



#### ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路, 但在遇到高能量ESD时, 器件可能会损坏。因此, 应当采取适当的ESD防范措施, 以避免器件性能下降或功能丧失。

# 引脚配置和功能描述



- NOTES**
1. NC = NO CONNECT
  2. OSD#: OSD SELECT FOR OUTPUT #  
OSD#: OSD VIDEO INPUT FOR OUTPUT #
  3. THE EXPOSED PAD SHOULD BE CONNECTED TO ANALOG GROUND.

图4. 引脚配置

07526-004

# ADV3202/ADV3203

表7. 引脚功能描述

引脚	引脚名称	描述	引脚	引脚名称	描述
1	DVCC	数字正电源。	50	OSD09	OSD输入数字9。
2	NC	不连接。	51	OSD08	OSD输入数字8。
3	RESET	控制引脚：一级和二级复位。	52	VPOS	模拟正电源。
4	CLK	控制引脚：串行数据时钟。	53	OUT15	输出数字15。
5	DATA IN	控制引脚：串行数据输入。	54	VNEG	模拟负电源。
6	DATA OUT	控制引脚：串行数据输出。	55	OUT14	输出数字14。
7	UPDATE	控制引脚：二级写选通。	56	VPOS	模拟正电源。
8	CS	控制引脚：片选。	57	OUT13	输出数字13。
9	DGND	数字负电源。	58	VNEG	模拟负电源。
10	IN00	输入数字0。	59	OUT12	输出数字12。
11	DGND	数字负电源。	60	VPOS	模拟正电源。
12	IN01	输入数字1。	61	OUT11	输出数字11。
13	DGND	数字负电源。	62	VNEG	模拟负电源。
14	IN02	输入数字2。	63	OUT10	输出数字10。
15	DGND	数字负电源。	64	VPOS	模拟正电源。
16	IN03	输入数字3。	65	OUT09	输出数字9。
17	DGND	数字负电源。	66	VNEG	模拟负电源。
18	IN04	输入数字4。	67	OUT08	输出数字8。
19	DGND	数字负电源。	68	VPOS	模拟正电源。
20	IN05	输入数字5。	69	OUT07	输出数字7。
21	DGND	数字负电源。	70	VNEG	模拟负电源。
22	IN06	输入数字6。	71	OUT06	输出数字6。
23	DGND	数字负电源。	72	VPOS	模拟正电源。
24	IN07	输入数字7。	73	OUT05	输出数字5。
25	DGND	数字负电源。	74	VNEG	模拟负电源。
26	IN08	输入数字8。	75	OUT04	输出数字4。
27	DGND	数字负电源。	76	VPOS	模拟正电源。
28	IN09	输入数字9。	77	OUT03	输出数字3。
29	DGND	数字负电源。	78	VNEG	模拟负电源。
30	IN10	输入数字10。	79	OUT02	输出数字2。
31	DGND	数字负电源。	80	VPOS	模拟正电源。
32	IN11	输入数字11。	81	OUT01	输出数字1。
33	DGND	数字负电源。	82	VNEG	模拟负电源。
34	IN12	输入数字12。	83	OUT00	输出数字0。
35	DGND	数字负电源。	84	VPOS	模拟正电源。
36	IN13	输入数字13。	85	OSD07	OSD输入数字7。
37	DGND	数字负电源。	86	OSD06	OSD输入数字6。
38	IN14	输入数字14。	87	OSD05	OSD输入数字5。
39	DGND	数字负电源。	88	OSD04	OSD输入数字4。
40	IN15	输入数字15。	89	VNEG	模拟负电源。
41	VNEG	模拟负电源。	90	OSD03	OSD输入数字3。
42	VREF	基准电压。更多信息参见工作原理部分。	91	OSD02	OSD输入数字2。
43	VCLAMP	同步端箝位电压。更多信息参见工作原理部分。	92	OSD01	OSD输入数字1。
44	OSD15	OSD输入数字15。	93	OSD00	OSD输入数字0。
45	OSD14	OSD输入数字14。	94	VPOS	模拟正电源。
46	OSD13	OSD输入数字13。	95	IN31	输入数字31。
47	OSD12	OSD输入数字12。	96	OSDS15	控制引脚：OSD选择数字15。
48	OSD11	OSD输入数字11。	97	IN30	输入数字30。
49	OSD10	OSD输入数字10。	98	OSDS14	控制引脚：OSD选择数字14。
			99	IN29	输入数字29。
			100	OSDS13	控制引脚：OSD选择数字13。



引脚	引脚名称	说明
101	IN28	输入数字28。
102	OSDS12	控制引脚：OSD选择数字12。
103	IN27	输入数字27。
104	OSDS11	控制引脚：OSD选择数字11。
105	IN26	输入数字26。
106	OSDS10	控制引脚：OSD选择数字10。
107	IN25	输入数字25。
108	OSDS09	控制引脚：OSD选择数字9。
109	IN24	输入数字24。
110	OSDS08	控制引脚：OSD选择数字8。
111	IN23	输入数字23。
112	OSDS07	控制引脚：OSD选择数字7。
113	IN22	输入数字22。
114	OSDS06	控制引脚：OSD选择数字6。
115	IN21	输入数字21。
116	OSDS05	控制引脚：OSD选择数字5。
117	IN20	输入数字20。
118	OSDS04	控制引脚：OSD选择数字4。
119	IN19	输入数字19。
120	OSDS03	控制引脚：OSD选择数字3。
121	IN18	输入数字18。
122	OSDS02	控制引脚：OSD选择数字2。
123	IN17	输入数字17。
124	OSDS01	控制引脚：OSD选择数字1。
125	IN16	输入数字16。
126	OSDS00	控制引脚：OSD选择数字0。
127	NC	不连接。
128	NC	不连接。
129	NC	不连接。
130	NC	不连接。
131	NC	不连接。
132	VNEG	模拟负电源。
133	NC	不连接。
134	NC	不连接。
135	NC	不连接。
136	VPOS	模拟正电源。
137	NC	不连接。
138	VNEG	模拟负电源。
139	NC	不连接。

引脚	引脚名称	说明
140	VPOS	模拟正电源。
141	NC	不连接。
142	VNEG	模拟负电源。
143	NC	不连接。
144	VPOS	模拟正电源。
145	NC	不连接。
146	VNEG	模拟负电源。
147	NC	不连接。
148	VPOS	模拟正电源。
149	NC	不连接。
150	VNEG	模拟负电源。
151	NC	不连接。
152	VPOS	模拟正电源。
153	NC	不连接。
154	VNEG	模拟负电源。
155	NC	不连接。
156	VPOS	模拟正电源。
157	NC	不连接。
158	VNEG	模拟负电源。
159	NC	不连接。
160	VPOS	模拟正电源。
161	NC	不连接。
162	VNEG	模拟负电源。
163	NC	不连接。
164	VPOS	模拟正电源。
165	NC	不连接。
166	VNEG	模拟负电源。
167	NC	不连接。
168	VPOS	模拟正电源。
169	NC	不连接。
170	NC	不连接。
171	NC	不连接。
172	NC	不连接。
173	NC	不连接。
174	NC	不连接。
175	NC	不连接。
176	DGND	模拟负电源。
	EPAD (裸露焊盘)	连接到模拟地。

# ADV3202/ADV3203

## 真值表和逻辑图

表8. 操作真值表

CS	UPDATE	CLK	数据输入	数据输出	RESET	工作条件/注释
X	X	X	X	X	0	异步复位所有输出禁用；193位移位寄存器复位为全0。
0	1	$\downarrow$	Data <sub>i</sub> <sup>1</sup>	Data <sub>i-193</sub>	1	串行DATA IN线路上的数据载入串行寄存器。读入串行寄存器中的第一位数据随后出现在DATA OUT 193时钟周期。
0	0	X	X	X	1	开关矩阵更新。193位移位寄存器中的数据运输至并行锁存器，该锁存器控制开关阵列和同步端箝位。
1	X	X	X	X	1	芯片未选定。逻辑无变化。

<sup>1</sup> Data<sub>i</sub>:串行数据。

## 典型性能参数

$V_s = \pm 2.5\text{ V}$  (ADV3202),  $V_s = \pm 3.3\text{ V}$  (ADV3203),  $T_A = 25^\circ\text{C}$ ,  $R_L = 150\ \Omega$ .




图5. ADV3202小信号频率响应(200 mV p-p)




图8. ADV3202大信号脉冲响应(2 V p-p)




图6. ADV3202大信号频率响应(2 V p-p)




图9. ADV3202压摆率




图7. ADV3202小信号脉冲响应(200 mV p-p)




图10. ADV3202差分增益, 载波频率 = 3.58 MHz, 副载波幅度 = 300 mV p-p

# ADV3202/ADV3203




图11. ADV3202差分相位,  
载波频率 = 3.58 MHz, 副载波幅度 = 300 mV p-p




图14. ADV3203小信号脉冲响应(200 mV p-p)




图12. ADV3203小信号频率响应(200 mV p-p)




图15. ADV3203大信号脉冲响应(2 V p-p)




图13. ADV3203大信号频率响应(2 V p-p)




图16. ADV3203压摆率




图17. ADV3203差分增益, 载波频率 = 3.58 MHz,  
副载波幅度 = 300 mV p-p




图18. ADV3203差分相位, 载波频率 = 3.58 MHz,  
副载波幅度 = 300 mV p-p

## 工作原理

ADV3202/ADV3203是单端交叉点阵列，具有16个输出，每个输出都可以连接32个输入中的任意一个。32个可开关输入级分别连接至每一个输出缓冲器，形成32:1多路复用器。这些多路复用器共有16个，所有输入均采用并联连接，总阵列共512级，形成具有多播能力的交叉点开关。除了连接所有标称输出(IN<sub>xx</sub>)，每个输出还可通过各输出端额外的2:1多路复用器连接相关的OSD输入。该2:1多路复用器可在32:1多路复用器与OSD输入端之间开关。




图19. 单个输出通道的概念框图， $G = +1$  (ADV3202)

每个输出的解码逻辑都会选择一个(或不选)输入级，以驱动输出级。使能输入级驱动输出级，该输出级在ADV3202中配置为单位增益放大器(见图19)。在ADV3203中，内部阻性反馈网络和基准电压源缓冲器提供+2的总输出级增益(见图20)。基准电压源缓冲器的输入电压来自VREF引脚。该电压为整个芯片所共用，需采用低阻抗源驱动，以避免串扰。




图20. 单个输出通道的概念框图， $G = +2$  (ADV3203)

ADV3202/ADV3203的所有输入均由接收器缓冲。该接收器通过限制信号摆幅，为输入级提供过压保护。在ADV3202中，接收器输出限制为VREF电压 $\pm 1.2$  V，而在ADV3203中，信号摆幅限制为中间电平 $\pm 1.2$  V。该接收器配置为电压反馈型单位增益放大器。较大的环路增益带宽积可降低闭环增益效应对器件带宽的影响。除接收器外，每一个输入都有同步端箝位，用于交流耦合应用。此箝位根据第193个串行数据位使能或禁用。使能后，箝位迫使最低视频电压输出至VCLAMP引脚。VCLAMP引脚为整个芯片所共用，需采用低阻抗源驱动，以避免串扰。




图21. 交流耦合应用中同步端箝位的概念图

ADV3202/ADV3203的输出级针对驱动复合视频信号时的低差分增益和相位误差设计。它还提供压摆电流，用于驱动复合视频信号时的快速脉冲响应。

可以禁用ADV3202/ADV3203的输出以最大程度降低片内功耗。禁用后，一系列内部放大器驱动内部节点，使禁用输出端在输出总线为大信号摆幅的情况下也能存在一个宽带高阻抗。(在ADV3203中，通过基准电压源缓冲器端接至VREF电压的电阻为4 kΩ。)此高阻抗允许多个IC的总线相连，而无需额外缓冲。降低输出电容时必须谨慎，因为这样会导致更多过冲和频域峰化。此外，当输出禁用并通过外部驱动时，施加在输出上的电压一定不能超过ADV3202/ADV3203的有效输出摆幅范围，以使这些内部放大器保持在它们的线性工作范围内。对禁用输出端施加过量电压可能会导致ADV3202/ADV3203损坏，应避免发生这种情况(相关指南参见“绝对最大额定值”部分)。

通过TTL兼容逻辑接口，可对ADV3202/ADV3203的内部连接进行控制。串行载入一级锁存将对每个输出实现预编程。全局更新信号将编程数据移入二级锁存，同步更新全部输出。串行输出引脚允许器件以菊花链形式连接，用于单引脚编程多个IC。提供上电复位引脚，可通过禁用全部输出避免总线冲突。

ADV3202可采用+5 V单电源供电，通过VPOS/VNEG电源引脚为信号路径上电，并通过VDD/DGND电源引脚为控制逻辑接口上电。然而，为了便于连接地参考视频信号，可将电源分离为 $\pm 2.5$  V(ADV3203设计为采用 $\pm 3.3$  V电源供电)。执行电源分离时，灵活的逻辑接口允许控制逻辑电源(VDD/DGND)工作在+3.3 V/0 V至+5 V/0 V范围内，同时内核依然采用分离电源供电。

## 应用信息

### 编程

ADV3202/ADV3203通过193位串行字编程，而每次编程器件都会更新矩阵内容和同步端箝位的状态。

### 串行编程描述

串行编程模式使用CLK、DATA IN、UPDATE和CS器件引脚。第一步是将CS置位低电平，以便选择器件进行编程。数据移位至器件的串行端口时，UPDATE信号必须为高电平。虽然UPDATE为低电平时数据仍可进行移位，但透明异步锁存器允许移位数据到达矩阵。这使得矩阵尝试更新所有移位数据定义的即时状态。

DATA IN上的数据在每个CLK上升沿读入。总共有193位数据必须移入，才能完成编程。16个输出中的每一个都有5位(D0至D4)决定其输入源，后跟1位(D5)决定输出的使能状态。若D5为低电平(输出禁用)，则5个关联位(D0至D4)无关，因为没有输入切换至该输出。它们组成DATA IN的前96位数据。余下的96位DATA IN应当置位为0。如果前96位DATA IN之后未接96个0，那么部署的特定测试模式可能使器件多消耗30%的功耗。最后位(位193)用于使能或禁用同步端箝位。如果位193为低电平，则禁用同步端箝位；否则使能。

同步端箝位首先移入，然后是最高有效输出地址数据(OUT15)。使能位(D5)首先移入，然后是输入地址(D4至D0)，地址以首位D4、末位D0顺序输入。余下的所有输出均顺序编程，直至最低有效输出地址数据移入为止。此时可拉低UPDATE，让器件根据刚移入的数据进行编程。UPDATE锁存为异步，当UPDATE为低电平时，它们透明。

当多个ADV3202/ADV3203器件在系统中串联编程时，某个器件的DATA OUT信号可连接至下一个器件的DATA IN，形成串联信号链。所有CLK和UPDATE引脚应并联连接，并按前文所述进行操作。串行数据输入信号链第一个器件的DATA IN引脚，并以纹波方式传递至位于最后的器件。因此，输入信号链中最终器件的数据应在编程序列开始时就绪。编程序列的长度为193位乘以链路中的器件数。

### 复位

上电ADV3200/ADV3201时，通常要求输出启动为禁用状态。拉低RESET引脚时，可禁用所有输出。上电后，UPDATE引脚应当在RESET上升前驱动至高电平。


由于上电后移位寄存器中的数据是随机的，请不要用于编程矩阵，否则可能造成矩阵状态未知。若要防止这种情况，上电初始不要对UPDATE施加逻辑低电平信号。应当首先加载数据至移位寄存器，然后拉低UPDATE，以便对器件编程。

RESET引脚针对DVCC具有一个25 kΩ上拉电阻，可用于建立简单的上电复位电路。RESET与地之间连接一个电容，保持RESET低电平一段时间，同时器件其余部分趋于稳定。低电平条件导致所有输出禁用。电容随后便可通过上拉电阻充电至高电平状态，允许器件具有完整的编程能力。

CS引脚具有接地的25 kΩ下拉电阻。



# 外形尺寸



## 订购指南

模型	温度范围	封装描述	封装选项
ADV3202ASWZ <sup>1</sup>	-40°C至+85°C	176引脚裸露焊盘薄型四方扁平封装 [LQFP_EP]	SW-176-1
ADV3203ASWZ <sup>1</sup>	-40°C至+85°C	176引脚裸露焊盘薄型四方扁平封装 [LQFP_EP]	SW-176-1

<sup>1</sup> Z = 符合RoHS标准的器件。

**注释**

**注释**

**注释**