

AD5628/AD5648/AD5668

产品特性

低功耗、小尺寸、引脚兼容的8通道DAC

AD5668：16位

AD5648：14位

AD5628：12位

14引脚/16引脚TSSOP、16引脚LFCSP和16引脚WLCSP封装

1.25 V/2.5 V、5 ppm/°C片内基准电压源

关断模式下的功耗：400 nA(5 V)，200 nA(3 V)

2.7 V至5.5 V电源供电

通过设计保证单调性

上电复位至零电平或中间电平

3种关断功能

硬件LDAC和LDAC覆盖功能

CLR功能，清零至可编程编码

轨到轨工作

应用

过程控制

数据采集系统

便携式电池供电仪表

数字增益和失调电压调整

可编程电压源和电光源

可编程衰减器

概述

AD5628/AD5648/AD5668分别是低功耗、8通道、12/14/16位缓冲电压输出DAC，采用2.7 V至5.5 V单电源供电，通过设计保证单调性。AD5668和AD5628提供4 mm × 4 mm LFCSP和16引脚TSSOP两种封装，AD5648提供14引脚和16引脚TSSOP两种封装。

AD5628/AD5648/AD5668内置一个片内基准电压源，内部增益为2。AD5628-1/AD5648-1/AD5668-1内置一个1.25 V、5 ppm/°C基准电压源，满量程输出范围可达到2.5 V；AD5628-2/AD5648-2/AD5668-2和AD5668-3内置一个2.5 V、5 ppm/°C基准电压源，满量程输出范围可达到5 V。上电时，片内基准电压源关闭，因而可以使用外部基准电压源。内部基准电压源通过软件写入使能。

功能框图




图1.

上述器件内置一个上电复位电路，确保DAC上电后输出0 V (AD5628-1/AD5648-1/AD5668-1、AD5628-2/AD5648-2/AD5668-2)或中间电平(AD5668-3)并保持该电平，直到执行一次有效的写操作为止。此外还具有各通道独立关断特性，在关断模式下，器件在5 V时的功耗降至400 nA，并提供软件可选输出负载。利用LDAC功能可以同时更新所有DAC的输出，用户也可以选择要同时更新的DAC通道。另外还有一个异步CLR功能，可以将所有DAC更新至一个用户可编程的编码：零电平、中间电平或满量程。

AD5628/AD5648/AD5668采用多功能三线式串行接口，能够以最高50 MHz的时钟速率工作，并与标准SPI®、QSPI™、MICROWIRE™、DSP接口标准兼容。它内置片内精密输出放大器，能够实现轨到轨输出摆幅。

产品特色

1. 8通道、12/14/16位DAC。
2. 1.25 V/2.5 V、5 ppm/°C片内基准电压源。
3. 提供14引脚/16引脚TSSOP、16引脚LFCSP和16引脚WLCSP封装。
4. 上电复位至0 V或中间电平。
5. 关断功能。关断模式下，3 V时DAC的典型功耗为200 nA，5 V时为400 nA。

Rev. G

Document Feedback

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 ©2005–2013 Analog Devices, Inc. All rights reserved.
Technical Support www.analog.com

目录

| | | | |
|-----------------|----|------------------|----|
| 产品特性 | 1 | 数模转换部分 | 21 |
| 应用 | 1 | 电阻串 | 21 |
| 功能框图 | 1 | 内部基准电压源 | 21 |
| 概述 | 1 | 输出放大器 | 22 |
| 产品聚焦 | 1 | 串行接口 | 22 |
| 修订历史 | 2 | 输入移位寄存器 | 23 |
| 技术规格 | 3 | SYNC 中断 | 23 |
| 交流特性 | 6 | 内部基准电压源寄存器 | 24 |
| 时序特性 | 7 | 上电复位 | 24 |
| 绝对最大额定值 | 8 | 关断模式 | 24 |
| ESD警告 | 8 | 清零编码寄存器 | 24 |
| 引脚配置和功能描述 | 9 | LDAC 功能 | 26 |
| 典型性能参数 | 11 | 电源旁路和接地 | 26 |
| 术语 | 19 | 外形尺寸 | 27 |
| 工作原理 | 21 | 订购指南 | 29 |

修订历史

2013年1月—修订版F至修订版G

| | |
|---------------------------------|----|
| 表2增加WLCSP基准电压TC 15 ppm/°C | 5 |
| 更改“订购指南”部分 | 29 |

2011年8月—修订版E至修订版F

| | |
|---------------------|----|
| 增加16引脚WLCSP封装 | 通篇 |
| 增加图6和表7；重新排序 | 10 |
| 更改图32和图33 | 15 |
| 更新外形尺寸 | 26 |
| 更改订购指南 | 28 |

2011年1月—修订版D至修订版E

| | |
|---|----|
| 更改表1的AD5628相对精度、零代码误差、失调误差和基准电压TC参数 | 3 |
| 更改表2的AD5628相对精度、零代码误差、失调误差和基准电压TC参数 | 5 |
| 更改表3的输出电压建立时间 | 6 |
| 增加图53，重新排序 | 17 |
| 更改输出放大器部分 | 21 |
| 更改订购指南 | 28 |

2010年9月—修订版C至修订版D

| | |
|---------------------|----|
| 更改标题 | 1 |
| 增加16引脚LFCSP封装 | 通篇 |
| 更改表1 | 3 |

| | |
|--------------------|----|
| 更改表2 | 5 |
| 更改表3 | 6 |
| 更改表4 | 7 |
| 删除表5中的SnPb | 8 |
| 增加图5，重新排序 | 9 |
| 更改表6 | 9 |
| 更换“典型性能参数”部分 | 10 |
| 更改“上电复位”部分 | 23 |
| 更新外形尺寸 | 26 |
| 更改订购指南 | 28 |

2010年1月—修订版B至修订版C

| | |
|--------------|----|
| 更改图3 | 10 |
| 更改订购指南 | 28 |

2009年2月—修订版A至修订版B

| | |
|-------------------------------|---|
| 更改表1的基准电流参数 | 3 |
| 更改表1的 I_{DD} (正常模式)参数 | 4 |
| 更改表2的基准电流参数 | 5 |
| 更改表2的 I_{DD} (正常模式)参数 | 6 |

2005年11月—修订版0至修订版A

| | |
|------------------|---|
| 更改“技术规格”部分 | 3 |
|------------------|---|

2005年10月—修订版0：初始版

技术规格

$V_{DD} = 4.5\text{ V}$ 至 5.5 V , $R_L = 2\text{ k}\Omega$ 接GND, $C_L = 200\text{ pF}$ 接GND, $V_{REFIN} = V_{DD}$ 。除非另有说明, 所有规格均相对于 T_{MIN} 至 T_{MAX} 而言。

表1.

| 参数 | A级 ¹ | | | B级 ¹ | | | 单位 | 条件/注释 |
|---------------------|-----------------|-----------|------------|-----------------|-----------|------------|------------------------------|---|
| | 最小值 | 典型值 | 最大值 | 最小值 | 典型值 | 最大值 | | |
| 静态性能 ² | | | | | | | | |
| AD5628 | | | | | | | | |
| 分辨率 | 12 | | | 12 | | | 位 | |
| 相对精度 | | ± 0.5 | ± 4 | | ± 0.5 | ± 1 | LSB | 见图9 |
| 差分非线性 | | | ± 0.25 | | | ± 0.25 | LSB | 通过设计保证单调性(参见图12) |
| AD5648 | | | | | | | | |
| 分辨率 | 14 | | | 14 | | | 位 | |
| 相对精度 | | ± 2 | ± 8 | | ± 2 | ± 4 | LSB | 见图8 |
| 差分非线性 | | | ± 0.5 | | | ± 0.5 | LSB | 通过设计保证单调性(参见图11) |
| AD5668 | | | | | | | | |
| 分辨率 | 16 | | | 16 | | | 位 | |
| 相对精度 | | ± 8 | ± 32 | | ± 8 | ± 16 | LSB | 见图7 |
| 差分非线性 | | | ± 1 | | | ± 1 | LSB | 通过设计保证单调性(参见图10) |
| 零代码误差 | | 6 | 19 | | 6 | 19 | mV | 全0载入DAC寄存器(参见图26) |
| 零编码误差漂移 | | ± 2 | | | ± 2 | | $\mu\text{V}/^\circ\text{C}$ | |
| 满量程误差 | | -0.2 | -1 | | -0.2 | -1 | % FSR | 全1载入DAC寄存器(参见图27) |
| 增益误差 | | | ± 1 | | | ± 1 | % FSR | |
| 增益温度系数 | | ± 2.5 | | | ± 2.5 | | ppm | 用FSR/ $^\circ\text{C}$ 表示 |
| 失调误差 | | ± 6 | ± 19 | | ± 6 | ± 19 | mV | |
| 直流电源抑制比 | | -80 | | | -80 | | dB | $V_{DD} \pm 10\%$ |
| 直流串扰(外部基准电压源) | | 10 | | | 10 | | μV | 满量程输出变化引起; $R_L = 2\text{ k}\Omega$ 接GND或 V_{DD} |
| | | 5 | | | 5 | | $\mu\text{V}/\text{mA}$ | 负载电流变化引起 |
| | | 10 | | | 10 | | μV | (各通道)掉电引起 |
| 直流串扰(内部基准电压源) | | 25 | | | 25 | | μV | 满量程输出变化引起; $R_L = 2\text{ k}\Omega$ 接GND或 V_{DD} |
| | | 10 | | | 10 | | $\mu\text{V}/\text{mA}$ | 负载电流变化引起 |
| 输出特性 ³ | | | | | | | | |
| 输出电压范围 | 0 | | V_{DD} | 0 | | V_{DD} | V | |
| 容性负载稳定性 | | 2 | | | 2 | | nF | $R_L = \infty$ |
| | | 10 | | | 10 | | nF | $R_L = 2\text{ k}\Omega$ |
| 直流输出阻抗 | | 0.5 | | | 0.5 | | Ω | |
| 短路电流 | | 30 | | | 30 | | mA | $V_{DD} = 5\text{ V}$ |
| 上电时间 | | 4 | | | 4 | | μs | 退出关断模式, $V_{DD} = 5\text{ V}$ |
| 参考输入 | | | | | | | | |
| 基准电流 | | 40 | 55 | | 40 | 55 | μA | $V_{REF} = V_{DD} = 5.5\text{ V}$ (各DAC通道) |
| 基准输入范围 | 0 | | V_{DD} | 0 | | V_{DD} | V | |
| 基准输入阻抗 | | 14.6 | | | 14.6 | | k Ω | |
| 基准输出 | | | | | | | | |
| 输出电压 | | 2.495 | 2.505 | | 2.495 | 2.505 | V | 环境温度 |
| AD56x8-2, AD56x8-3 | | | | | | | | |
| 基准电压TC ³ | | 5 | 10 | | 5 | 10 | ppm/ $^\circ\text{C}$ | TSSOP |
| | | 15 | | | 5 | 10 | ppm/ $^\circ\text{C}$ | LFCSF |
| 基准输出阻抗 | | 7.5 | | | 7.5 | | k Ω | |

AD5628/AD5648/AD5668

| 参数 | A级 ¹ | | B级 ¹ | | 单位 | 条件/注释 |
|--------------------------------------|-----------------|----------|-----------------|----------|----|---|
| | 最小值 | 典型值 最大值 | 最小值 | 典型值 最大值 | | |
| 逻辑输入 ³ | | | | | | |
| 输入电流 | | ±3 | | ±3 | μA | 所有数字输入 |
| 输入低电压 V_{INL} | | 0.8 | | 0.8 | V | $V_{DD} = 5\text{ V}$ |
| 输入高电压 V_{INH} | 2 | | 2 | | V | $V_{DD} = 5\text{ V}$ |
| 引脚电容 | | 3 | | 3 | pF | |
| 电源要求 | | | | | | |
| V_{DD} | 4.5 | 5.5 | 4.5 | 5.5 | V | 所有数字输入为0或 V_{DD} ，DAC启用， 不包括负载电流 |
| I_{DD} (正常模式) ⁴ | | | | | | $V_{IH} = V_{DD}$ 和 $V_{IL} = \text{GND}$ |
| $V_{DD} = 4.5\text{ V至}5.5\text{ V}$ | | 1.0 1.5 | | 1.0 1.5 | mA | 内部基准电压源关闭 |
| $V_{DD} = 4.5\text{ V至}5.5\text{ V}$ | | 1.8 2.25 | | 1.7 2.25 | mA | 内部基准电压源开启 |
| I_{DD} (全关断模式) ⁵ | | | | | | |
| $V_{DD} = 4.5\text{ V至}5.5\text{ V}$ | | 0.4 1 | | 0.4 1 | μA | $V_{IH} = V_{DD}$ 和 $V_{IL} = \text{GND}$ |

¹ 温度范围：-40°C至+105°C，典型值25°C。

² 线性度计算使用缩减的数据范围：AD5628(编码32到编码4064)；AD5648(编码128到编码16,256)；AD5668(编码512到编码65,024)。输出端无负载。

³ 通过设计和特性保证，但未经生产测试。

⁴ 接口未启用。所有DAC启用。DAC输出端无负载。

⁵ 所有8个DAC均关断。

AD5628/AD5648/AD5668

$V_{DD} = 2.7\text{ V}$ 至 3.6 V , $R_L = 2\text{ k}\Omega$ 接 GND, $C_L = 200\text{ pF}$ 接 GND, $V_{REFIN} = V_{DD}$ 。除非另有说明, 所有规格均相对于 T_{MIN} 至 T_{MAX} 而言。

表2.

| 参数 | A级 ¹ | | | B级 ¹ | | | 单位 | 条件/注释 |
|-----------------------------|-----------------|------|----------|-----------------|------|----------|--------|---|
| | 最小值 | 典型值 | 最大值 | 最小值 | 典型值 | 最大值 | | |
| 静态性能² | | | | | | | | |
| AD5628 | | | | | | | | |
| 分辨率 | 12 | | | 12 | | | 位 | |
| 相对精度 | | ±0.5 | ±4 | | ±0.5 | ±1 | LSB | 见图9 |
| 差分非线性 | | | ±0.25 | | | ±0.25 | LSB | 通过设计保证单调性(参见图12) |
| AD5648 | | | | | | | | |
| 分辨率 | 14 | | | 14 | | | 位 | |
| 相对精度 | | ±2 | ±8 | | ±2 | ±4 | LSB | 见图8 |
| 差分非线性 | | | ±0.5 | | | ±0.5 | LSB | 通过设计保证单调性(参见图11) |
| AD5668 | | | | | | | | |
| 分辨率 | 16 | | | 16 | | | 位 | |
| 相对精度 | | ±8 | ±32 | | ±8 | ±16 | LSB | 见图7 |
| 差分非线性 | | | ±1 | | | ±1 | LSB | 通过设计保证单调性(参见图10) |
| 零代码误差 | | 6 | 19 | | 6 | 19 | mV | 全0载入DAC寄存器(参见图26) |
| 零编码误差漂移 | | ±2 | | | ±2 | | μV/°C | |
| 满量程误差 | | -0.2 | -1 | | -0.2 | -1 | % FSR | 全1载入DAC寄存器(参见图27) |
| 增益误差 | | | ±1 | | | ±1 | % FSR | |
| 增益温度系数 | | ±2.5 | | | ±2.5 | | ppm | 用FSR/°C表示 |
| 失调误差 | | ±6 | ±19 | | ±6 | ±19 | mV | |
| 直流电源抑制比 ³ | | -80 | | | -80 | | dB | $V_{DD} \pm 10\%$ |
| 直流串扰 ³ (外部基准电压源) | | 10 | | | 10 | | μV | 满量程输出变化引起; $R_L = 2\text{ k}\Omega$ 接 GND 或 V_{DD} |
| | | 5 | | | 5 | | μV/mA | 负载电流变化引起 |
| | | 10 | | | 10 | | μV | (各通道)掉电引起 |
| 直流串扰 ³ (内部基准电压源) | | 25 | | | 25 | | μV | 满量程输出变化引起; $R_L = 2\text{ k}\Omega$ 接 GND 或 V_{DD} |
| | | 10 | | | 10 | | μV/mA | 负载电流变化引起 |
| 输出特性³ | | | | | | | | |
| 输出电压范围 | 0 | | V_{DD} | 0 | | V_{DD} | V | |
| 容性负载稳定性 | | 2 | | | 2 | | nF | $R_L = \infty$ |
| | | 10 | | | 10 | | nF | $R_L = 2\text{ k}\Omega$ |
| 直流输出阻抗 | | 0.5 | | | 0.5 | | Ω | |
| 短路电流 | | 30 | | | 30 | | mA | $V_{DD} = 3\text{ V}$ |
| 上电时间 | | 4 | | | 4 | | μs | 退出关断模式, $V_{DD} = 3\text{ V}$ |
| 参考输入 | | | | | | | | |
| 基准电流 | | 40 | 55 | | 40 | 55 | μA | $V_{REF} = V_{DD} = 5.5\text{ V}$ (各DAC通道) |
| 基准输入范围 | 0 | | V_{DD} | 0 | | V_{DD} | | |
| 基准输入阻抗 | | 14.6 | | | 14.6 | | kΩ | |
| 基准输出 | | | | | | | | |
| 输出电压 | | | | | | | | |
| AD5628/AD5648/AD5668-1 | 1.247 | | 1.253 | 1.247 | | 1.253 | V | 环境温度 |
| 基准电压TC ³ | | 5 | 15 | | 5 | 15 | ppm/°C | TSSOP |
| | | 15 | | | 15 | | ppm/°C | LFCSOP |
| | | | | | | | ppm/°C | WLCSOP |
| 基准输出阻抗 | | 7.5 | | | 7.5 | | kΩ | |

AD5628/AD5648/AD5668

| 参数 | A级 ¹ | | B级 ¹ | | 单位 | 条件/注释 |
|-------------------------------|-----------------|----------|-----------------|----------|----|------------------------------------|
| | 最小值 | 典型值 最大值 | 最小值 | 典型值 最大值 | | |
| 逻辑输入 ³ | | | | | | |
| 输入电流 | | ±3 | | ±3 | μA | 所有数字输入 |
| 输入低电压 V_{INL} | | 0.8 | | 0.8 | V | $V_{DD} = 3V$ |
| 输入高电压 V_{INH} | 2 | | 2 | | V | $V_{DD} = 3V$ |
| 引脚电容 | | 3 | | 3 | pF | |
| 电源要求 | | | | | | |
| V_{DD} | 2.7 | 3.6 | 2.7 | 3.6 | V | 所有数字输入为0或 V_{DD} ，DAC启用，不包括负载电流 |
| I_{DD} (正常模式) ⁴ | | | | | | $V_{IH} = V_{DD}$ 和 $V_{IL} = GND$ |
| $V_{DD} = 2.7V$ 至 $3.6V$ | | .0 1.5 | | 1.0 1.5 | mA | 内部基准电压源关闭 |
| $V_{DD} = 2.7V$ 至 $3.6V$ | | 1.8 2.25 | | 1.7 2.25 | mA | 内部基准电压源开启 |
| I_{DD} (全关断模式) ⁵ | | | | | | |
| $V_{DD} = 2.7V$ 至 $3.6V$ | | 0.2 1 | | 0.2 1 | μA | $V_{IH} = V_{DD}$ 和 $V_{IL} = GND$ |

¹ 温度范围：-40°C至+105°C，典型值25°C。

² 线性度计算使用缩减的数据范围：AD5628(编码32到编码4064)；AD5648(编码128到编码16256)；AD5668(编码512到编码65024)。输出端无负载。

³ 通过设计和特性保证，但未经生产测试。

⁴ 接口未启用。所有DAC启用。DAC输出端无负载。

⁵ 所有8个DAC均关断。

交流特性

$V_{DD} = 2.7V$ 至 $5.5V$ ， $R_L = 2k\Omega$ 接GND， $C_L = 200pF$ 接GND， $V_{REFIN} = V_{DD}$ 。除非另有说明，所有规格均相对于 T_{MIN} 至 T_{MAX} 而言。

表3.

| 参数 ^{1,2} | 最小值 | 典型值 | 最大值 | 单位 | 条件/注释 ³ |
|-------------------|-----|-----|-----|--------|--|
| 输出电压建立时间 | | 2.5 | 7 | μs | 1/4到3/4量程建立到±2LSB(16位分辨率) |
| 压摆率 | | 1.2 | | V/μs | |
| 数模转换毛刺脉冲 | | 4 | | nV-s | 主进位改变1LSB(16位分辨率)(参见图42) |
| | | 19 | | nV-s | 从编码0xEA00到编码0xE9FF(16位分辨率) |
| 数字馈通 | | 0.1 | | nV-s | |
| 数字串扰 | | 0.2 | | nV-s | |
| 模拟串扰 | | 0.4 | | nV-s | |
| DAC间串扰 | | 0.8 | | nV-s | |
| 乘法带宽 | | 320 | | kHz | $V_{REF} = 2V \pm 0.2V$ p-p |
| 总谐波失真 | | -80 | | dB | $V_{REF} = 2V \pm 0.1V$ p-p，频率 = 10kHz |
| 输出噪声频谱密度 | | 120 | | nV/√Hz | DAC编码 = 0x8400(16位分辨率)，1kHz |
| | | 100 | | nV/√Hz | DAC编码 = 0x8400(16位分辨率)，10kHz |
| 输出噪声 | | 12 | | μV p-p | 0.1Hz至10Hz，DAC编码 = 0x0000 |

¹ 通过设计和特性保证，但未经生产测试。

² 参见术语部分。

³ 温度范围：-40°C至+105°C，典型值在25°C。


时序特性

所有输入信号均指定 $t_R = t_F = 1 \text{ ns/V}$ (10%至90%的 V_{DD})并从 $(V_{IL} + V_{IH})/2$ 电平开始计时。见图2。 $V_{DD} = 2.7 \text{ V}$ 至 5.5 V 。
所有规格均为 T_{MIN} 至 T_{MAX} ，除非另有说明。

表4.

| 参数 | 在 T_{MIN} 、 T_{MAX} 的限值 $V_{DD} = 2.7 \text{ V}$ 至 5.5 V | 单位 | 条件/注释 |
|----------|---|---------|---|
| t_1^1 | 20 | ns(最小值) | SCLK周期时间 |
| t_2 | 8 | ns(最小值) | SCLK高电平时间 |
| t_3 | 8 | ns(最小值) | SCLK低电平时间 |
| t_4 | 13 | ns(最小值) | $\overline{\text{SYNC}}$ 到SCLK下降沿建立时间 |
| t_5 | 4 | ns(最小值) | 数据建立时间 |
| t_6 | 4 | ns(最小值) | 数据保持时间 |
| t_7 | 0 | ns(最小值) | SCLK下降沿到 $\overline{\text{SYNC}}$ 上升沿 |
| t_8 | 15 | ns(最小值) | 最小 $\overline{\text{SYNC}}$ 高电平时间 |
| t_9 | 13 | ns(最小值) | $\overline{\text{SYNC}}$ 上升沿到SCLK下降沿忽略 |
| t_{10} | 0 | ns(最小值) | SCLK下降沿到 $\overline{\text{SYNC}}$ 下降沿忽略 |
| t_{11} | 10 | ns(最小值) | $\overline{\text{LDAC}}$ 低电平脉冲宽度 |
| t_{12} | 15 | ns(最小值) | SCLK下降沿到 $\overline{\text{LDAC}}$ 上升沿 |
| t_{13} | 5 | ns(最小值) | $\overline{\text{CLR}}$ 低电平脉冲宽度 |
| t_{14} | 0 | ns(最小值) | SCLK下降沿到 $\overline{\text{LDAC}}$ 下降沿 |
| t_{15} | 300 | ns(典型值) | $\overline{\text{CLR}}$ 脉冲启动时间 |

¹ $V_{DD} = 2.7 \text{ V}$ 至 5.5 V 时，最大SCLK频率为50 MHz。通过设计和特性保证，未经生产测试。



¹ASYNCHRONOUS LDAC UPDATE MODE.
²SYNCHRONOUS LDAC UPDATE MODE.

图2. 串行写入操作

05302-002

绝对最大额定值

除非另有说明， $T_A = 25^\circ\text{C}$ 。

表5.

| 参数 | 额定值 |
|-----------------------------|---------------------------------------|
| V_{DD} 至GND | -0.3 V至+7 V |
| 数字输入电压至GND | -0.3 V至 $V_{DD} + 0.3\text{ V}$ |
| V_{OUT} 至GND | -0.3 V至 $V_{DD} + 0.3\text{ V}$ |
| V_{REFIN}/V_{REFOUT} 至GND | -0.3 V至 $V_{DD} + 0.3\text{ V}$ |
| 工作温度范围 | |
| 工业 | -40°C至+105°C |
| 存储温度范围 | -65°C至+150°C |
| 结温($T_{J\text{MAX}}$) | 150°C |
| TSSOP封装 | |
| 功耗 | $(T_{J\text{MAX}} - T_A)/\theta_{JA}$ |
| θ_{JA} 热阻 | 150.4°C/W |
| 回流焊峰值温度 | |
| 无铅 | 260°C |

注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最大值，并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下，推断器件能否正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。

ESD警告



ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路，但在遇到高能量ESD时，器件可能会损坏。因此，应当采取适当的ESD防范措施，以避免器件性能下降或功能丧失。

引脚配置和功能描述




图3. 14引脚TSSOP(RU-14)




图4. 16引脚TSSOP(RU-16)




图5. 16引脚LFCSP(CP-16-17)

表6. 引脚功能描述

| 引脚编号 | | | 名称 | 描述 |
|------------|------------|------------|---|--|
| 14引脚 TSSOP | 16引脚 TSSOP | 16引脚 LFCSP | | |
| N/A | 1 | 15 | LDAC | 发送脉冲使该引脚变为低电平后，当输入寄存器有新数据时，可以更新任意或全部DAC寄存器。因此，所有DAC输出可以同时更新。也可以将该引脚永久接为低电平。 |
| 1 | 2 | 16 | SYNC | 低电平有效控制输入。这是输入数据的帧同步信号。当SYNC变为低电平时，SCLK和DIN缓冲器上电，输入移位寄存器使能。数据在后续32个时钟的下降沿读入。如果SYNC在第32个下降沿之前变为高电平，SYNC的上升沿将用作中断，器件将忽略写入序列。 |
| 2 | 3 | 1 | V _{DD} | 电源输入引脚。这些器件可以采用2.7 V至5.5 V电源供电，电源应通过并联的10 μF电容和0.1 μF电容去耦至GND。 |
| 3 | 4 | 2 | V _{OUTA} | DAC A的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| 11 | 13 | 11 | V _{OUTB} | DAC B的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| 4 | 5 | 3 | V _{OUTC} | DAC C的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| 10 | 12 | 10 | V _{OUTD} | DAC D的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| 7 | 8 | 6 | V _{REFIN} / V _{REFOUT} | AD5628/AD5648/AD5668有一个用于基准输入和输出的公用引脚。使用内部基准电压源时，此引脚为基准输出。使用外部基准电压源时，此引脚为基准输入。此引脚默认用作基准输入。 |
| N/A | 9 | 7 | CLR | 异步清零输入。CLR输入对下降沿敏感。当CLR为低电平时，所有LDAC脉冲都被忽略。当CLR有效时，输入寄存器和DAC寄存器更新为CLR编码寄存器内的数据：零电平、中间电平或满量程。默认设置是输出清零至0V。 |
| 5 | 6 | 4 | V _{OUTE} | DAC E的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| 9 | 11 | 9 | V _{OUTF} | DAC F的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| 6 | 7 | 5 | V _{OUTG} | DAC G的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| 8 | 10 | 8 | V _{OUTH} | DAC H的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| 12 | 14 | 12 | GND | 器件上所有电路的接地基准点。 |
| 13 | 15 | 13 | DIN | 串行数据输入。该器件有一个32位移位寄存器。数据在串行时钟输入的下降沿读入寄存器。 |
| 14 | 16 | 14 | SCLK | 串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。数据能够以最高50 MHz的速率传输。 |
| | | EPAD | EPAD | 建议将裸露焊盘焊接到接地层。 |

AD5628/AD5648/AD5668




图6. 16引脚WLCSP

表7. 16引脚WLCSP引脚功能描述

| 引脚编号 | 名称 | 描述 |
|------|---|--|
| B2 | LDAC | 发送脉冲使该引脚变为低电平后，当输入寄存器有新数据时，可以更新任意或全部DAC寄存器。因此，所有DAC输出可以同时更新。也可以将该引脚永久接为低电平。 |
| A4 | SYNC | 低电平有效控制输入。这是输入数据的帧同步信号。当SYNC变为低电平时，SCLK和DIN缓冲器上电，输入移位寄存器使能。数据在后续32个时钟的下降沿读入。如果SYNC在第32个下降沿之前变为高电平，SYNC的上升沿将用作中断，器件将忽略写入序列。 |
| B3 | VDD | 电源输入引脚。这些器件可以采用2.7V至5.5V电源供电，电源应通过并联的10 μF电容和0.1 μF电容去耦至GND。 |
| B4 | V _{OUTA} | DAC A的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| B1 | V _{OUTB} | DAC B的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| C4 | V _{OUTC} | DAC C的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| C2 | V _{OUTD} | DAC D的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| D3 | V _{REFIN} /V _{REFOUT} | AD5628/AD5648/AD5668有一个用于基准输入和输出的公用引脚。使用内部基准电压源时，此引脚为基准输出。使用外部基准电压源时，此引脚为基准输入。此引脚默认用作基准输入。 |
| D2 | CLR | 异步清零输入。CLR输入对下降沿敏感。当CLR为低电平时，所有LDAC脉冲都被忽略。当CLR有效时，输入寄存器和DAC寄存器更新为CLR编码寄存器内的数据：零电平、中间电平或满量程。默认设置是输出清零至0V。 |
| C3 | V _{OUTE} | DAC E的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| C1 | V _{OUTF} | DAC F的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| D4 | V _{OUTG} | DAC G的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| D1 | V _{OUTH} | DAC H的模拟输出电压。输出放大器能以轨到轨方式工作。 |
| A1 | GND | 器件上所有电路的接地基准点。 |
| A3 | DIN | 串行数据输入。该器件有一个32位移位寄存器。数据在串行时钟输入的下降沿读入寄存器。 |
| A4 | SCLK | 串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。数据能够以最高50 MHz的速率传输。 |

典型性能参数




图7. INL AD5668—外部基准电压源




图10. DNL AD5668—外部基准电压源




图8. INL AD5648—外部基准电压源




图11. DNL AD5648—外部基准电压源




图9. INL AD5628—外部基准电压源




图12. DNL AD5628—外部基准电压源

AD5628/AD5648/AD5668




图13. INL AD5668-2/AD5668-3




图16. DNL AD5668-2/AD5668-3




图14. INL AD5648-2




图17. DNL AD5648-2




图15. INL AD5628-2




图18. DNL AD5628-2




图19. INL AD5668-1

05302-118




图22. DNL AD5668-1

05302-121




图20. INL AD5648-1

05302-119




图23. DNL AD5648-1

05302-122




图21. INL AD5628-1

05302-120




图24. DNL AD5628-1

05302-123

AD5628/AD5648/AD5668




图25. 增益误差和满量程误差与温度的关系

05302-124




图28. 零电平误差和失调误差与电源电压的关系

05302-127




图26. 零电平误差和失调误差与温度的关系

05302-125




图29. 采用外部基准电压源时的 I_{DD} 直方图

05302-128




图27. 增益误差和满量程误差与电源电压的关系

05302-126




图30. 采用内部基准电压源时的 I_{DD} 直方图

05302-129




图31. 供电轨裕量与源电流和吸电流的关系

065302-130




图34. 电源电流与编码的关系

065302-133




图32. AD5668-2/AD5668-3的源电流和吸电流能力

065302-131




图35. 电源电流与温度的关系

065302-134




图33. AD5668-1的源电流和吸电流能力

065302-132




图36. 电源电流与电源电压的关系

065302-135

AD5628/AD5648/AD5668




图37. 电源电流与逻辑输入电压的关系

05302-136




图40. 上电复位至中间电平

05302-139




图38. 满量程建立时间(5 V)

05302-137




图41. 退出掉电模式进入中间电平

05302-140




图39. 上电复位至0 V

05302-138




图42. 数模转换毛刺脉冲(负)

05302-141




图43. 模拟串扰

05302-142




图46. 0.1 Hz至10 Hz输出噪声图, 外部基准电压源




图44. DAC间串扰

05302-143




图47. 0.1 Hz至10 Hz输出噪声图, 内部基准电压源

05302-146




图45. 0.1 Hz至10 Hz输出噪声图, 外部基准电压源

05302-144




图48. 噪声频谱密度, 内部基准电压源

05302-147

AD5628/AD5648/AD5668




图49. 总谐波失真




图52. 乘法带宽




图50. 建立时间与容性负载的关系




图53. 1.25 V基准电压温度系数与温度的关系




图51. 硬件 \overline{CLR}




图54. 2.5 V基准电压温度系数与温度的关系

术语

相对精度

对于DAC，相对精度或积分非线性(INL)是指DAC输出与通过DAC传递函数的两个端点的直线之间的最大偏差，单位为LSB。图7至图9、图13至图15和图19至图21所示为典型INL与编码的关系图。

差分非线性

差分非线性(DNL)是指任意两个相邻码之间所测得变化值与理想的1 LSB变化值之间的差异。最大 ± 1 LSB的额定差分非线性可确保单调性。本DAC通过设计保证单调性。图10至图12、图16至图18和图22至图24所示为典型DNL与编码的关系图。

失调误差

失调误差是指传递函数线性区内实际 V_{OUT} 和理想 V_{OUT} 之间的差值，用毫伏(mV)表示。失调误差在AD5668上是通过将编码512载入DAC寄存器测得的。该值可以为正，也可为负，用毫伏(mV)表示。

零代码误差

零代码误差衡量将零编码(0x0000)载入DAC寄存器时的输出误差。理想情况下，输出应为0 V。在AD5628/AD5648/AD5668中，零代码误差始终为正值，因为在DAC和输出放大器中的失调误差的共同作用下，DAC输出不能低于0 V。零代码误差用mV表示。图28所示为典型零代码误差与温度的关系图。

增益误差

增益误差衡量DAC的程误差，是指DAC传递特性的斜率与理想值之间的偏差，用满量程范围的百分比表示。

零编码误差漂移

零代码误差漂移衡量零代码误差随温度的变化，用 $\mu V/^\circ C$ 表示。

增益误差漂移

增益误差漂移衡量增益误差随温度的变化，用(满量程范围)/ $^\circ C$ 表示。

满量程误差

满量程误差衡量将满量程编码(0xFFFF)载入DAC寄存器时的输出误差。理想情况下，输出应为 $V_{DD} - 1$ LSB。满量程误差用满量程范围的百分比表示。图25所示为典型满量程误差与温度的关系图。

数模转换毛刺脉冲

数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入到模拟输出的脉冲。数模转换毛刺脉冲通常规定为毛刺的面积，用nV-s表示，数字输入编码在主进位跃迁中改变1 LSB(0x7FFF至0x8000)时进行测量。参见图42。

直流电源抑制比(PSRR)

PSRR表示电源电压变化对DAC输出的影响大小，是指DAC满量程输出的条件下 V_{OUT} 变化量与 V_{DD} 变化量之比，单位为dB。 V_{REF} 保持在2 V，而 V_{DD} 的变化范围为 $\pm 10\%$ 。

直流串扰

直流串扰是一个DAC输出电平因响应另一个DAC输出变化而发生的直流变化。其测量方法是让一个DAC发生满量程输出变化(或软件关断并上电)，同时监控另一个保持中间电平的DAC。单位为 μV 。

负载电流变化引起的直流串扰用来衡量一个DAC的负载电流变化对另一个保持中间电平的DAC的影响。以mV/mA为单位。

基准馈通

基准馈通是指DAC输出未更新(即 \overline{LDAC} 为高电平)时的DAC输出端的信号幅度与基准输入之比，单位为dB。

数字馈通

数字馈通衡量从器件的数字输入引脚注入到DAC模拟输出的脉冲，但在未写入DAC(\overline{SYNC} 保持高电平)时进行测量。数字馈通的单位为nV-s，测量数字输入引脚上发生满量程编码变化时的情况，即全0至全1，或相反。

数字串扰

数字串扰是指一个输出为中间电平的DAC，其输出因响应另一个DAC的输入寄存器的满量程编码变化(全0至全1或相反)而引起的毛刺脉冲，该值在独立模式下进行测量，用nV-s表示。

模拟串扰

模拟串扰是指一个DAC的输出因响应另一个DAC输出的变化引起毛刺脉冲，其测量方法是向一个DAC的输入寄存器加载满量程编码变化(全0至全1，或相反)，同时 \overline{LDAC} 保持高电平，然后发送脉冲使 \overline{LDAC} 变为低电平，并监控数字编码未改变的DAC的输出。毛刺面积用nV-s表示。

AD5628/AD5648/AD5668

DAC间串扰

DAC间串扰是指一个DAC的输出因响应另一个DAC的数字编码变化和后续的模拟输出变化，而引起的毛刺脉冲，包括数字和模拟串扰。其测量方法是向一个DAC加载满量程编码变化(全0至全1，或相反)，保持LDAC为低电平，同时监控另一个DAC的输出。毛刺的能量用nV-s表示。

乘法带宽

DAC内部的放大器具有有限的带宽，乘法带宽即是衡量该带宽。参考端的正弦波(DAC加载满量程编码)出现在输出端。乘法带宽指输出幅度降至输入幅度以下3 dB时的频率。

总谐波失真(THD)

总谐波失真是指理想正弦波与使用DAC时其衰减形式的差别。正弦波用作DAC的参考，而THD用来衡量DAC输出端存在的谐波。单位为dB。

工作原理

数模转换部分

AD5628/AD5648/AD5668 DAC采用CMOS工艺制造，由一串DAC和一个输出缓冲放大器构成。每个器件均内置一个1.25 V/2.5 V、5 ppm/°C基准电压源，其内部增益为2。图55为DAC架构框图。




图55. DAC结构

DAC的输入编码为直接二进制，使用外部基准电压源时的理想输出电压为：

$$V_{OUT} = V_{REFIN} \times \left(\frac{D}{2^N} \right)$$

使用内部基准电压源时的理想输出电压为：

$$V_{OUT} = 2 \times V_{REFOUT} \times \left(\frac{D}{2^N} \right)$$

其中：

D是载入DAC寄存器的二进制编码的十进制等效值。

AD5628(12位)：0至4095。

AD5648(14位)：0至16,383。

AD5668(16位)：0至65,535。

N为DAC分辨率。

电阻串

电阻串部分如图56所示。它只是一串电阻，各电阻的值为R。载入DAC寄存器的编码决定抽取电阻串上哪一个节点的电压，以馈入输出放大器。抽取电压的方法是将连接电阻串与放大器的开关之一闭合。由于它是一串电阻，因此可以保证单调性。




图56. 电阻串

内部基准电压源

AD5628/AD5648/AD5668内置一个片内基准电压源，内部增益为2。AD5628/AD5648/AD5668-1内置一个1.25 V、5 ppm/°C基准电压源，满量程输出可达到2.5 V；AD5628/AD5648/AD5668-2和AD5668-3内置一个2.5 V、5 ppm/°C基准电压源，满量程输出可达到5 V。上电时，片内基准电压源关闭，因而可以使用外部基准电压源。内部基准电压源通过写入控制寄存器启用(参见表8)。

各器件的内部基准电压通过 V_{REFOUT} 引脚提供。如果利用基准电压输出驱动外部负载，则需要使用缓冲器。使用内部基准电压源时，建议在基准电压输出与GND之间放置一个100 nF电容，使基准电压保持稳定。

使用内部基准电压源时，不支持各通道独立关断。

AD5628/AD5648/AD5668

输出放大器

输出缓冲放大器可以在其输出端产生轨到轨电压，输出范围为0 V至 V_{DD} 。它能驱动连接至GND的一个与200 pF电容并联的2 k Ω 负载。从图32和图33可以看出输出放大器的源电流和吸电流能力。压摆率为1.5 V/ μ s， $\frac{1}{4}$ 到 $\frac{3}{4}$ 量程建立时间为7 μ s。

串行接口

AD5628/AD5648/AD5668的3线串行接口($\overline{\text{SYNC}}$ 、SCLK和DIN)与SPI、QSPI和MICROWIRE接口标准以及大多数DSP兼容。典型写序列的时序图参见图2。

写序列通过将 $\overline{\text{SYNC}}$ 线置为低电平来启动。来自DIN线的数据在SCLK的下降沿进入32位移位寄存器。串行时钟频率最高可以达到50 MHz，因而AD5628/AD5648/AD5668能与高速DSP兼容。在第32个时钟下降沿，最后一位数据被读入，编程功能执行完毕，DAC寄存器内容和/或工作模式会改变。在这个阶段， $\overline{\text{SYNC}}$ 线可以保持在低电平或置为高电平。在任意一种情况下，必须在下一个写序列之前保持至少15 ns的高电平，这样才能用 $\overline{\text{SYNC}}$ 下降沿启动下一个写序列。 $\overline{\text{SYNC}}$ 在写序列之间空闲时应为低电平，以进一步降低器件功耗。如前所述，在下次写序列前， $\overline{\text{SYNC}}$ 必须被置为高电平。

表8. 命令定义

| 命令 | | | | 描述 |
|----|----|----|----|-----------------------|
| C3 | C2 | C1 | C0 | |
| 0 | 0 | 0 | 0 | 写入输入寄存器n |
| 0 | 0 | 0 | 1 | 更新DAC寄存器n |
| 0 | 0 | 1 | 0 | 写入输入寄存器n，更新全部(软件LDAC) |
| 0 | 0 | 1 | 1 | 写入并更新DAC通道n |
| 0 | 1 | 0 | 0 | DAC掉电/上电 |
| 0 | 1 | 0 | 1 | 加载清零编码寄存器 |
| 0 | 1 | 1 | 0 | 加载LDAC寄存器 |
| 0 | 1 | 1 | 1 | 复位(上电复位) |
| 1 | 0 | 0 | 0 | 设置内部REF寄存器 |
| 1 | 0 | 0 | 1 | 保留 |
| - | - | - | - | 保留 |
| 1 | 1 | 1 | 1 | 保留 |

表9. 地址命令

| 地址(n) | | | | 选定的DAC通道 |
|-------|----|----|----|----------|
| A3 | A2 | A1 | A0 | |
| 0 | 0 | 0 | 0 | DAC A |
| 0 | 0 | 0 | 1 | DAC B |
| 0 | 0 | 1 | 0 | DAC C |
| 0 | 0 | 1 | 1 | DAC D |
| 0 | 1 | 0 | 0 | DAC E |
| 0 | 1 | 0 | 1 | DAC F |
| 0 | 1 | 1 | 0 | DAC G |
| 0 | 1 | 1 | 1 | DAC H |
| 1 | 1 | 1 | 1 | 所有DAC |

输入移位寄存器

输入移位寄存器为32位宽。前4位是无关位，后续4位是命令位C3至C0(参见表8)，然后是4位DAC地址A3至A0(参见表9)，最后是16、14、12位数据字。AD5668、AD5648和AD5628的数据字分别包括16、14、12位输入编码和4、6、8个无关位(参见图57至图59)。这些数据位在SCLK的第32个下降沿被送入DAC寄存器。

SYNC 中断

在正常写序列中， $\overline{\text{SYNC}}$ 线在32个SCLK的下降沿保持为低电平，DAC会在SCLK的第32个下降沿和 $\overline{\text{SYNC}}$ 的上升沿更新。如果在第32个下降沿之前 $\overline{\text{SYNC}}$ 被拉高，写序列就会被中断。移位寄存器会复位，写序列被认为是无效的。不会造成DAC寄存器内容的更新和工作模式的改变(参见图60)。




图57. AD5668输入寄存器内容

05302-054




图58. AD5648输入寄存器内容

05302-055




图59. AD5628输入寄存器内容

05302-056




图60. SYNC中断设置

05302-057

AD5628/AD5648/AD5668

内部基准电压源寄存器

片内基准电压源在上电时默认关闭。如果应用要求，可以使用外部基准电压源。将用户可编程的内部REF寄存器的位DB0设为高电平或低电平，可以开启或关闭片内基准电压源(参见表10)。命令1000用于内部REF寄存器的设置(参见表8)。表12列出了输入移位寄存器中各位的状态与器件工作模式的对应关系。

上电复位

AD5628/AD5648/AD5668系列具有上电复位电路可以在上电时控制输出电压。AD5628/AD5648/AD5668-1、-2 DAC在上电后输出0 V，AD5668-3 DAC在上电后输出中间电平。输出一直保持该电平，直到对DAC执行有效的写序列。这对于在上电过程中需要了解DAC输出状态的应用来说很重要。还有一个软件可执行的复位功能，它可将DAC复位至上电复位代码。命令0111保留用于该复位功能(参见表8)。上电复位期间， $\overline{\text{LDAC}}$ 或 $\overline{\text{CLR}}$ 上的所有事件都会被忽略。

掉电模式

AD5628/AD5648/AD5668具有四种独立的工作模式。命令0100用于关断功能(参见表8)。这些模式可通过软件编程，设置控制寄存器中的两位(DB9和DB8)进行选择。

表12列出了这些位的状态与器件工作模式的对应关系。将相应的8位(DB7至DB0)设为1，任意或所有DAC(DAC H至DAC A)都可以关断到选定的模式。表13列出了关断/上电期间输入移位寄存器的内容。使用内部基准电压源时，仅支持所有通道关断到选定的模式。

当两位均设为0时，器件正常工作，5 V时正常模式功耗为1.3 mA。在三种关断模式下，5 V时电源电流降至0.4 μA (3V时为0.2 μA)。不仅是供电电流下降，输出级也从放大器输

出切换为已知值的电阻网络，这是有好处的，因为在掉电模式下器件的输出阻抗是已知的。有三种不同的选项：输出通过1 k Ω 电阻或100 k Ω 电阻内部连接到GND，或者保持开路状态(三态)。图61显示了此输出级。

在关断模式有效时，选定DAC的偏置发生器、输出放大器、电阻串以及其它相关线性电路全部关闭。内部基准电压源仅在所有通道均关断时才关断。然而，掉电期间DAC寄存器的内容不受影响。对于 $V_{\text{DD}} = 5 \text{ V}$ 和 $V_{\text{DD}} = 3 \text{ V}$ ，退出关断模式所需时间通常为4 μs 。请参见图41。

将PD1和PD0设为0(正常工作)，可以使任意DAC组合上电。上电后，输出为输入寄存器中的值($\overline{\text{LDAC}}$ 为低电平)，或者输出为关断前DAC寄存器中的值($\overline{\text{LDAC}}$ 为高电平)。

清零编码寄存器

AD5628/AD5648/AD5668具有一个硬件异步清零输入引脚 $\overline{\text{CLR}}$ 。 $\overline{\text{CLR}}$ 输入对下降沿敏感。通过将 $\overline{\text{CLR}}$ 线置为低电平，可以将输入寄存器和DAC寄存器的内容清零至用户可配置 $\overline{\text{CLR}}$ 寄存器中的数据，并相应地设置模拟输出。此功能在系统校准中可用于将零电平、中间电平或满量程同时载入所有通道。通过设置 $\overline{\text{CLR}}$ 控制寄存器中的两位DB1和DB0，用户可以对这些清零编码值进行编程(参见表14)。默认设置是输出清零至0 V。命令0101用于加载清零编码寄存器(参见表8)。

器件在下一写操作的第32个下降沿退出清零编码模式。如果 $\overline{\text{CLR}}$ 在写序列期间有效，写操作将被中止。

$\overline{\text{CLR}}$ 脉冲有效时间($\overline{\text{CLR}}$ 的下降沿到输出开始改变时)通常为280 ns。然而，如果在DAC的线性区域以外，则执行 $\overline{\text{CLR}}$ 后通常需要520 ns输出才开始改变(参见图51)。

表15列出了加载清零编码寄存器操作期间输入移位寄存器的内容。

表10. 内部基准电压寄存器

| 内部REF寄存器(DB0) | 操作 |
|---------------|-------------|
| 0 | 基准电压源关闭(默认) |
| 1 | 基准电压源开启 |

表11. 基准电压源设置命令的32位输入移位寄存器内容

| MSB | | | | | | | | | | LSB | |
|-----------|------------|------|------|------|----------------|------|------|------|----------|----------|--|
| DB31至DB28 | DB27 | DB26 | DB25 | DB24 | DB23 | DB22 | DB21 | DB20 | DB19至DB1 | DB0 | |
| X | 1 | 0 | 0 | 0 | X | X | X | X | X | 1/0 | |
| 无关位 | 命令位(C3至C0) | | | | 地址位(A3至A0)—无关位 | | | | 无关位 | 内部REF寄存器 | |

表12. 关断工作模式

| DB9 | DB8 | 工作模式 |
|-----|-----|------------|
| 0 | 0 | 正常工作 |
| 0 | 1 | 掉电模式 |
| 1 | 0 | 1 kΩ接GND |
| 1 | 1 | 100 kΩ接GND |
| 1 | 1 | 三态 |

表13. 关断/上电功能的32位输入移位寄存器内容

| MSB | | | | | | | | | | LSB | | | | | | | | | |
|-----------|------------|------|------|------|----------------|------|------|------|-----------|-----|------|-------|-------------------------|-------|-------|-------|-------|-------|-------|
| DB31至DB28 | DB27 | DB26 | DB25 | DB24 | DB23 | DB22 | DB21 | DB20 | DB19至DB10 | DB9 | DB8 | DB7 | DB6 | DB5 | DB4 | DB3 | DB2 | DB1 | DB0 |
| X | 0 | 1 | 0 | 0 | X | X | X | X | X | PD1 | PD0 | DAC H | DAC G | DAC F | DAC E | DAC D | DAC C | DAC B | DAC A |
| 无关位 | 命令位(C3至C0) | | | | 地址位(A3至A0)—无关位 | | | | | 无关位 | 掉电模式 | | 关断/上电通道选择, 相应的位设为1可选择通道 | | | | | | |




图61. 掉电模式下的输出级

表14. 清零编码寄存器

| 清零编码寄存器 | | 清零编码 |
|---------|-----|--------|
| DB1 | DB0 | |
| CR1 | CR0 | |
| 0 | 0 | 0x0000 |
| 0 | 1 | 0x8000 |
| 1 | 0 | 0xFFFF |
| 1 | 1 | 无操作 |

表15. 清零编码功能的32位输入移位寄存器内容

| MSB | | | | | | | | | | LSB | |
|-----------|------------|------|------|------|----------------|------|------|------|----------|---------|-----|
| DB31至DB28 | DB27 | DB26 | DB25 | DB24 | DB23 | DB22 | DB21 | DB20 | DB19至DB2 | DB1 | DB0 |
| X | 0 | 1 | 0 | 1 | X | X | X | X | X | CR1 | CR0 |
| 无关位 | 命令位(C3至C0) | | | | 地址位(A3至A0)—无关位 | | | | 无关位 | 清零编码寄存器 | |

AD5628/AD5648/AD5668

LDAC 功能

利用硬件LDAC引脚可以同时更新所有DAC的输出。

同步LDAC: 读入新数据后，DAC寄存器在第32个SCLK脉冲的下降沿更新。LDAC可以永久接为低电平，或者为脉冲形式，如图2所示。

异步LDAC: 输出不在写入输入寄存器的同时更新。当LDAC变为低电平时，DAC寄存器更新为输入寄存器的内容。

或者，利用软件LDAC功能，写入输入寄存器n并更新所有DAC寄存器，也可以同时更新所有DAC的输出。命令0011用于该软件LDAC功能。

利用LDAC寄存器，用户可以更加灵活地控制硬件LDAC引脚。该寄存器允许用户选择在执行硬件LDAC引脚时同时更新哪些通道。如果将LDAC位寄存器的某一DAC通道设为0，则意味着该通道的更新受LDAC引脚的控制。如果该位设为1，则该通道同步更新，即DAC寄存器在读入新数据后更新，与LDAC引脚的状态无关，此时LDAC引脚被视为接低电平。(有关LDAC寄存器的工作模式，请参见表16。)在用户希望同时更新选定的通道，而其余通道同步更新的应用中，这种灵活性十分有用。

使用命令0110写入DAC将加载8位LDAC寄存器(DB7至DB0)。各通道的默认值为0，即LDAC引脚正常工作。如果将某一位设为1，则意味着无论LDAC引脚的状态如何，对应的DAC通道都会更新。表17列出了加载LDAC寄存器工作模式期间输入移位寄存器的内容。

表16. LDAC寄存器

| 加载DAC寄存器 | | LDAC 操作 |
|-----------------|---------|--------------------------------|
| LDAC 位(DB7至DB0) | LDAC 引脚 | |
| 0 | 1/0 | 由LDAC引脚决定。 |
| 1 | X—无关位 | DAC通道更新，覆盖LDAC引脚。DAC通道视LDAC为0。 |

表17. LDAC寄存器功能的32位输入移位寄存器内容

| MSB | | | | | | | | | | LSB | | | | | | | |
|-----------|------------|------|------|------|----------------|------|------|------|----------|-------------------|-------|-------|-------|-------|-------|-------|-------|
| DB31至DB28 | DB27 | DB26 | DB25 | DB24 | DB23 | DB22 | DB21 | DB20 | DB19至DB8 | DB7 | DB6 | DB5 | DB4 | DB3 | DB2 | DB1 | DB0 |
| X | 0 | 1 | 1 | 0 | X | X | X | X | X | DAC H | DAC G | DAC F | DAC E | DAC D | DAC C | DAC B | DAC A |
| 无关位 | 命令位(C3至C0) | | | | 地址位(A3至A0)—无关位 | | | | 无关位 | LDAC位设为1将覆盖LDAC引脚 | | | | | | | |


电源旁路和接地

在注重精度的电路中，精心考虑电路板上的电源和接地回路布局很有用。AD5628/AD5648/AD5668所在的印刷电路板应将模拟部分与数字部分分离。如果AD5628/AD5648/AD5668所在系统中有其它器件要求AGND至DGND连接，则只能在一个点进行连接。该接地点应尽可能靠近AD5628/AD5648/AD5668。

AD5628/AD5648/AD5668的电源应使用10 μF和0.1 μF电容进行旁路。这些电容应尽可能靠近该器件，0.1 μF电容最好正对着该器件。10 μF电容应为钽珠型电容。0.1 μF电容必须具有低有效串联电阻(ESR)和低有效串联电感(ESI)，普通陶瓷型电容通常具有这些特性。针对内部逻辑开关引起的瞬态电流所导致的高频干扰，该0.1 μF电容可提供低阻抗接地路径。

电源走线应尽可能宽，以提供低阻抗路径，并减小电源线路上的毛刺效应。时钟和其它快速开关的数字信号应通过数字地将其与电路板上的其它器件屏蔽开。尽可能避免数字信号与模拟信号交叠。当电路板相反两侧的走线相交时，应确保这些走线彼此垂直，以减小电路板的馈通效应。最佳电路板布局技术是微带线技术，其中电路板的元件侧专用于接地层，信号走线则布设在焊接侧。但是，这种技术对于双层电路板未必可行。


外形尺寸



COMPLIANT TO JEDEC STANDARDS MO-153-AB-1

图62. 14引脚超薄紧缩小型封装[TSSOP]
(RU-14)

尺寸单位: mm




COMPLIANT TO JEDEC STANDARDS MO-153-AB

图63. 16引脚超薄紧缩小型封装[TSSOP]
(RU-16)

尺寸单位: mm

AD5628/AD5648/AD5668



COMPLIANT TO JEDEC STANDARDS MO-220-WGGC.

图64. 16引脚引脚架构芯片级封装[LFCSP_WQ]
4 mm x 4 mm, 超薄体
(CP-16-17)
尺寸单位: mm




图65. 16引脚晶圆级芯片规模封装[WLCSP]
(CB-16-16)
图示尺寸单位: mm

订购指南

| 型号 ¹ | 温度范围 | 封装描述 | 封装选项 | 上电复位至编码 | 精度 | 内部基准电压源 |
|--------------------|--------------|---------------|----------|---------|-------------|---------|
| AD5628BRUZ-1 | -40°C至+105°C | 14引脚 TSSOP | RU-14 | 零电平 | ±1 LSB INL | 1.25 V |
| AD5628BRUZ-1REEL7 | -40°C至+105°C | 14引脚 TSSOP | RU-14 | 零电平 | ±1 LSB INL | 1.25 V |
| AD5628BRUZ-2 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 零电平 | ±1 LSB INL | 2.5 V |
| AD5628BRUZ-2REEL7 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 零电平 | ±1 LSB INL | 2.5 V |
| AD5628ARUZ-2 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 零电平 | ±2 LSB INL | 2.5 V |
| AD5628ARUZ-2REEL7 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 零电平 | ±2 LSB INL | 2.5 V |
| AD5628ACPZ-1-RL7 | -40°C至+105°C | 16引脚 LFCSP_WQ | CP-16-17 | 零电平 | ±2 LSB INL | 1.25 V |
| AD5628ACPZ-2-RL7 | -40°C至+105°C | 16引脚 LFCSP_WQ | CP-16-17 | 零电平 | ±2 LSB INL | 2.5 V |
| AD5628BCPZ-2-RL7 | -40°C至+105°C | 16引脚 LFCSP_WQ | CP-16-17 | 零电平 | ±1 LSB INL | 2.5 V |
| AD5628BCBZ-1-RL7 | -40°C至+105°C | 16引脚 WLCSP | CB-16-16 | 零电平 | ±1 LSB INL | 1.25 V |
| AD5648BRUZ-1 | -40°C至+105°C | 14引脚 TSSOP | RU-14 | 零电平 | ±4 LSB INL | 1.25 V |
| AD5648BRUZ-1REEL7 | -40°C至+105°C | 14引脚 TSSOP | RU-14 | 零电平 | ±4 LSB INL | 1.25 V |
| AD5648BRUZ-2 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 零电平 | ±4 LSB INL | 2.5 V |
| AD5648BRUZ-2REEL7 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 零电平 | ±4 LSB INL | 2.5 V |
| AD5648ARUZ-2 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 零电平 | ±8 LSB INL | 2.5 V |
| AD5648ARUZ-2REEL7 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 零电平 | ±8 LSB INL | 2.5 V |
| AD5668BRUZ-1 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 零电平 | ±16 LSB INL | 1.25 V |
| AD5668BRUZ-1REEL7 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 零电平 | ±16 LSB INL | 1.25 V |
| AD5668BRUZ-2 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 零电平 | ±16 LSB INL | 2.5 V |
| AD5668BRUZ-2REEL7 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 零电平 | ±16 LSB INL | 2.5 V |
| AD5668BRUZ-3 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 中间电平 | ±16 LSB INL | 2.5 V |
| AD5668BRUZ-3REEL7 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 中间电平 | ±16 LSB INL | 2.5 V |
| AD5668ARUZ-2 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 零电平 | ±32 LSB INL | 2.5 V |
| AD5668ARUZ-2REEL7 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 零电平 | ±32 LSB INL | 2.5 V |
| AD5668ARUZ-3 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 中间电平 | ±32 LSB INL | 2.5 V |
| AD5668ARUZ-3REEL7 | -40°C至+105°C | 16引脚 TSSOP | RU-16 | 中间电平 | ±32 LSB INL | 2.5 V |
| AD5668BCPZ-1-RL7 | -40°C至+105°C | 16引脚 LFCSP_WQ | CP-16-17 | 零电平 | ±16 LSB INL | 1.25 V |
| AD5668BCPZ-1500RL7 | -40°C至+105°C | 16引脚 LFCSP_WQ | CP-16-17 | 零电平 | ±16 LSB INL | 1.25 V |
| AD5668BCPZ-2-RL7 | -40°C至+105°C | 16引脚 LFCSP_WQ | CP-16-17 | 零电平 | ±16 LSB INL | 2.5 V |
| AD5668BCPZ-2500RL7 | -40°C至+105°C | 16引脚 LFCSP_WQ | CP-16-17 | 零电平 | ±16 LSB INL | 2.5 V |
| AD5668ACPZ-2-RL7 | -40°C至+105°C | 16引脚 LFCSP_WQ | CP-16-17 | 零电平 | ±32 LSB INL | 2.5 V |
| AD5668ACPZ-3-RL7 | -40°C至+105°C | 16引脚 LFCSP_WQ | CP-16-17 | 中间电平 | ±32 LSB INL | 2.5 V |
| AD5668BCBZ-1-RL7 | -40°C至+105°C | 16引脚 WLCSP | CB-16-16 | 零电平 | ±16 LSB INL | 1.25 V |
| EVAL-AD5668SDCZ | | LFCSP评估板 | | | | |
| EVAL-AD5668SDRZ | | TSSOP评估板 | | | | |

¹ Z = 符合RoHS标准的器件。

注释

注释

注释